DDR3的简述，IP核的建立和时序

DDR（Double Date Rate SDRAM）是双倍速率同步动态随机存储器，双倍速率的含义是在时钟的上升沿和下降沿采样，这样就把采样时钟频率提高了一倍。

介绍几个名词：

1.逻辑Bank： 它是组成DDR3的存储单元，每个逻辑Bank结构都类似一个带有行列寻址能力的二维存储表格，在逻辑Bank中，先指定一个行（Row），再指定一个列，可以准确地定位到所找寻的存储位置，这个也是DDR3寻址的基本原理。当前DDR3基本上是8个Bank设计，Bank地址线，BA0-BA2,2^3=8.
也有16Bank的。

2.突发：
突发（Burst）是指在同一行相邻的存储单元连续进行数据访问，连续访问的时钟周期数就是突发长度（Burst lengths，BL）进行突发传输时，只要指定起始列地址与突发长度，DDR3就会依次地自动对后续相应的存储单元进行读/写访问。

3.ZQ对齐：
通过片上校准引擎来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。

4.行激活命令：
在对DDR3的某一个Bank内数据进行读/写访问前，首先必须将该Bank中数据所在的行激活，一旦激活，则该行将保持激活状态直到发送预充电命令到DDR3。发送行激活命令时，Bank地址与相应的行地址同时发出；行激活命令发送后，随后发送列地址寻址命令与具体的读写操作命令。从行有效到读/写命令发出之间的时间间隔被定义为tRCD。

5.读写命令：
DDR3执行完Bank的行激活命令之后，可以发送读写命令对该行进行读写操作，如果允许进行预充电的话，