高速FPGA串并收发器SERDES实现ADS6445的AD转换

高速FPGA串并收发器SERDES实现ADS6445的AD转换

在使用TI公司四通道、14Bit、最大速率125M的ADS6445。利用Xilinx V5系列器件的串行收发控制器ISERDES的原语来实现数据的接收。

（1）ADS6445基础知识和配置

ADS6445是一款很强大的AD转换芯片。最高支持125M采样速率，共有四个采样通道，模拟输入支持LVCMOS, LVPECL, LVDS时钟输入。芯片输入差分时钟作为芯片的主时钟。通过芯片内部PLL进行倍频输出数据时钟和帧时钟。模拟参考电压VCM作为模数转换的基准。
芯片的结构框图如下图所示。

ADS6445有多种输出模式，需要对芯片寄存器进行配置。根据系统需要我配置为DDR输出2-Wire Interface 16×Serialization模式输出。配置寄存器如下图所示。

由于单个芯片需要八路串转并，并且单路输入位宽为8位，所有每路需要2个ISERDES并联使用组成一个8位位宽的串并转换，并且四路模拟信号需要同步，因此实现ADS6445芯片的数据采集需要充分的了解ISERDES。

（2）SERDES原语的基础知识

SERDES是高速串行转换器。分为ISERDES和OSERDES。下面以ISERDES原语为例进行说明。

genvar i ;

generate for(i=0;i<8;i=i+1)begin:iserdes_data

ISERDES #(

.BITSLIP_ENABLE(“TRUE”), // “TRUE”/“FALSE”
to enable bitslip controller

                         // Must be"FALSE" if INTERFACE_TYPE set to "MEMORY"

.DATA_RATE(“DDR”), // Specify data rate of “DDR” or"SDR"

.DATA_WIDTH(8), // Specify data wid