- 博客(7)
- 收藏
- 关注
RSS订阅原创 quartus下的软件工程拷贝需要解决的问题
步骤打开quartus--> eclipse 选择工程文件夹的software文件 ，删去之前的文件打开BSP Editer修改此路径，需要注意的是quartus13.0用的是相对路径，而quartus15.0用的是绝对路径，如果是绝对路径，就不需要修改Ctrl + S 保存，再打开BSP Editer ,发现文件已经修改。选择两个文件，右键 --> clean project。删除生成的失效文件generate BSP...
2021-11-12 16:22:30
2074
原创 FPGA固化程序与烧写后掉电不丢失操作
固化程序：build多出了此文件add --> apply -->ok全编译后，直接下载硬件程序.sof文件就可以，不用下载软件程序烧写程序掉电不丢失参考小梅哥文档2.3.2AS接口可固化下载 程序重新配置FPGA（上电重启）...
2021-11-11 23:14:15
3601
原创 创建Qsys_SDRAM IP核
SDRAM的存储空间由bank地址、row地址和column地址组成。而avalon从端口把SDRAM所有的存储空间映射成线性地址，直接递加address地址，就可以遍历整个SDRAM存储地址waitrequest: 发送数据后，不会很快响应，有可能正在处于刷新或者预充电过程，所以请求信号就需要等待一段时间，等SDRAM的操作完成后，再继续处理其发出的读/写请求。试验任务：在Qsys系统中调用SDRAM控制器IP核，完成SDRAM的读写测试：先向SDRAM中写入数据0至99，然后将写入的数据读.
2021-11-10 11:31:27
1791
原创 创建Qsys_PIO IP核
实验任务：在Qsys系统加入PIO IP核，完成4个按键控制4个LED的亮灭实验，并实现上电自启动的功能。在helloworld工程的基础上创建PIO组件设置界面如下：添加两个PIO设置如下：EPCS模块不需要修改，直接点击finish上电复位后，程序在EPSC中重新启动连接如下重新分配地址： system --> assign base address,消除错误save generategenerate中一定要注意output...
2021-11-09 22:03:03
2743
原创 在Qsys系统中调用UART IP核与上位机实现串口通信
上位机通过串口调试助手发送数据给FPGA， FAGA通过串口接收数据将接收到的数据发送给上位机，完成串口数据的环回。
2021-11-02 17:02:19
1585
1
原创 nios常规配置（helloworld）
添加组件及连接组件如图其中，nios 中的配置如下RAM配置如下：其余按照默认值不变system --> assign base address --> Generate -->Generate HDL -->HDL Example 复制器代码，在quartus新建文件粘贴，例化代码如下：引脚配置： Assignment --> pin plannerAssignment --> Setti...
2021-11-01 22:59:25
155
原创 quartus15.0创建FIFO IP核
创建好工程后，下拉Tools，找到 IP Catalog，单击打开在搜索框中输入fifo，找到FIFO插件后，单击打开按照下面的选择，一路nextscfifo指的是 single clock first in first out（单时钟先进先出），8x256指的是位宽和深度。引脚说明：data[7:0]：写数据输入端口wrreq：写请求信号，高电平有效rdreq：读请求信号，高电平有效q[7:0]：读数据输出full：写满标志信号，高电平有效almo...
2021-10-15 19:21:50
1652
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人