quartus15.0创建FIFO IP核

创建好工程后，下拉Tools，找到 IP Catalog，单击打开

 

 在搜索框中输入fifo，找到FIFO插件后，单击打开

按照下面的选择，一路next

 scfifo指的是 single clock first in first out（单时钟先进先出），8x256指的是位宽和深度。

引脚说明：

data[7:0]：写数据输入端口

wrreq：写请求信号，高电平有效

rdreq：读请求信号，高电平有效

q[7:0]：读数据输出

full：写满标志信号，高电平有效

almost full：将要写满标志信号，高电平有效。本文对其定义为200（写满是255）。

empty：读空标志信号

almost empty：将要读空信号标志位，高电平有效。本文对其定义为20（读空为0）。

usedw[7:0]：读空信号标志

 asynchronous clear：异步清零

synchronous clear：同步清零   

 

FIFO属性资源配置 

normal synchronous FIFO mode（普通同步FIFO模式）：请求信号有效后，在下一个时钟周期得到想要的数据。

show-ahead synchronous FIFO mode（先出数据同步FIFO模式）：读请求信号与数据同时输出

 添加仿真库

输出的文件列表，勾选表示输出。要输出例化模板 

最后单击finish

 

将IP核添加到实验工程

 

完成同步FIFO IP核的参数配置