电平触发
触发信号为有效电平(高或低)时,输入信号进入触发器电路,置触发器为相应状态。触发信号变为无效电平后,输入信号被封锁,触发器状态保持。
状态随有效信号全过程改变。
脉冲触发
常用主从结构实现,即主、从触发器串联,触发信号反相。以正脉冲触发为例,当触发信号为高时,输入信号进入主触发器,置主触发器状态;触发器变低后,输入信号被封锁,主触发器状态保持,同时,从触发器的状态根据主触发器状态确定。
信号只可能改变一次。
边沿触发
指的是接收时钟脉冲CP 的某一约定跳变(正跳变或负跳变)来到时的输入数据。在CP=l 及CP=0 期间以及CP非约定跳变到来时,触发器不接收数据的触发器。仅与该时刻的状态有关。