FPGA学习笔面试记录（一）——入门指南

最新推荐文章于 2024-06-12 17:14:08 发布
最新推荐文章于 2024-06-12 17:14:08 发布
阅读量290 收藏 4
点赞数
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40305597/article/details/121217158
版权

本科学的最好最感兴趣的就是数电啦，从简单的与或非，卡诺图，到3-8译码器，抢答器等等。数电老师是一个小胖子，讲课的时候喜欢理论联系实际，给我们讲打电话时分电路的普适原理，讲红绿灯之所以选择数字电路就是因为数字电路的最大优势就是可靠性，讲状态机的时候联系到饮料自助贩卖机，诸如此类，反正我是非常喜欢。后面了解到数字电路设计的进阶课程就是FPGA设计，本科的时候，老师提供了各方面的完备条件，买了板子，提供实验室等等，没珍惜，主要是实验室太适合睡觉吃火锅打游戏了。读研期间下决心好好学习FPGA，也决定了工作方向选择硬件这边。哈哈哈哈 絮絮叨叨这么久 开始第一次记录。

目录

1.FPGA基础语言——Verilog学习书籍推荐

2.Verilog学习网站推荐——HDLBits

3.FPGA主板选择

4.FPGA项目方向选择

1.FPGA基础语言——Verilog学习书籍推荐

        现在主要的硬件描述语言有VHDL，Verilog两种，在本科时老师教的VHDL，不过现在Verilog用的人越来越多，其更容易上手(与C语言语法比较类似)，也更灵活，现在的IC设计基本都用Verilog。此外也包含systemC，systemVerilog等。其实有C语言的基础，学起Verilog的语言很简单，关键要有并行的概念，所有的module，assign，always都是并行的，这一点与软件语言有明显不同。我这里就推荐一下我多方面对比后选择学习Verilog书籍：

《verilog 数字系统设计教程》——夏宇闻

这本书对于入门是一本很好的书，通俗易懂，基础很扎实，强烈推荐，后续考虑上传电子资源。

2.Verilog学习网站推荐——HDLBits

https://hdlbits.01xz.net/wiki/Main_Page

我是强烈推荐边学习边练习，我的学习习惯是喜欢即时的看到结果，会好有成就感的。能更牢固的掌握所学知识，所以还是比较推荐这个网站，边学习边练习，赶脚还是不错的。

练习的时候，遇到不懂的bug可以参考Rong晔的讲解视频，讲得很好，粗中有细~

3.FPGA主板选择

FPGA学习需要主板吗？

我的回答是一定要！

因为上板调试有成就感，哈哈哈哈哈哈~

至于主板的具体型号系列我了解较少，就不过多推荐了，可以参考师兄师姐啥的。

我买的是特权同学的板子，这两年小梅哥做的不错，听过他的讲解，讲的比较细致，hin不戳~

4.FPGA项目方向选择

项目的话我选择的是图像处理，没有理由，就是因为菜，各自发挥吧~

是刺猬吖
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
（49）FPGA面试技能提升篇（仿真加速平台Palladium、Zebu、Veloce）
m0_46498597的博客
04-29 3392
1.1 FPGA面试技能提升篇49（仿真加速平台Palladium、Zebu、Veloce） 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试技能提升篇49（仿真加速平台Palladium、Zebu、Veloce）； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Pr
VHDL常用操作符介绍
m0_46498597的博客
01-29 1792
1.1 VHDL常用操作符介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）VHDL常用操作符介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（A
FPGA基础知识（面试篇）
adolphwang_909086的博客
01-18 1万+
1、FPGA结构： LE、LUT、LAB、可编程内部互连线、可编程I/O块 2、Verilog 开发可编程逻辑电路流程 1、RTL文本编辑 2、功能仿真 3、综合分析 4、适配（布局布线） 5、时序仿真 3、亚稳态： 概念：当信号在无关或异步时钟域中的电路之间传输时，亚稳态是一种可能导致数字设备(包括FPGA)中的系统故障的现象。 产生：在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足， 解决：多级寄存器
数字IC笔面基础，辨别有无入门的利器——STA相关知识点（静态时序分析）
HFUT90S的博客
11-14 2169
静态时序分析（Static Timing Analysis），缩写为STA。是对数字IC电路的检查验证，注意，这里不是检查电路的功能。而是检查所有时序路径是否满足，就是检查所有触发器是否满足建立时间和保持时间。静态指的是，没有输入激励，只是对所有时序路径进行检查，分析速度快。由于静态时序分析是对时序路径进行检查，在数字IC设计流程中，从综合开始，直到布局布线结束，每对实际的电路和器件进行修改，都需要重新跑一次静态时序分析，确保电路在时序上是正确的。
深度学习系列资料总结
专注大数据与人工智能技术分享，欢迎私信加群互相学习！
07-17 2万+
说明本系列深度学习资料集合包含机器学习、深度学习等各系列教程，主要以计算机视觉资料为主，包括图像识别、分类、检测、分割等，内容参考Github及网络资源，仅供个人学习。深度学习定义一般是指通过训练多层网络结构对未知数据进行分类或回归深度学习分类有监督学习方法——深度前馈网络、卷积神经网络、循环神经网络等；无监督学习方法——深度信念网、深度玻尔兹曼机，深度自编码器等。手写机器学习笔记github机器学习算法公式推导以及numpy实现github人工智能相关术语link。..................
IC技术圈期刊 2020年第11期
11-22 465
IC技术圈期刊内容涵盖FPGA、前端、验证、后端、自动化、模拟、求职、管理等IC技术领域，欢迎阅读，欢迎投稿。 AD9361的配置，代码，采样，脚本转换，软件使用 #FPGA #AD9361 #ZYNQ 本文详细描述了AD9361的配置，代码，采样，脚本转换，软件使用等等，帮助读者能够快速了解AD9361，在实际项目组了解，也提供了测试方法与测试技能，不可多得的学习好方法好实践，提升我们的动手能力。 ZYNQ 为什么你觉得FPGA难学？如何入门？ #FPGA #FPGA #...
CSDN博客 论坛—— 我的2013 年度征文活动火爆进行中 【已结束】
qq_44919293的博客
05-03 572
CSDN博客 论坛—— 我的2013 年度征文活动火爆进行中 【已结束】
CSDN博客&论坛——“我的2013”年度征文活动火爆进行中！【已结束】
热门推荐
CSDN 官方博客
12-17 14万+
2013年即将过去，在这一年里你可能毕业参加工作、可能跳槽到新公司、可能开始涉猎新的技术领域、可能在CSDN遇上技术牛人、可能参与了极富挑战的项目、可能升职做经理总监、可能和志同道合的朋友们创业、也有可能失业了、投资失败了、与恋人分手了……忙忙碌碌的生活是一成不变、枯燥无味、朝九晚五、钢筋森林、面具伪装？还是不拘一格、激情四溢、饶有情趣、幸福甜蜜？
CSDN前1000名博主
无知人生，记录点滴
05-26 7万+
博主 简介 stpeace 排名：1 原创：2166 粉丝：7180 积分：181660 等级：10stpeace的专栏中国本博客供大家交流，欢迎各抒己见。博文中的内容禁止用 yuanmeng001 排名：2 原创：5286 粉丝：10660 积分：170616 等级：10袁萌专栏无穷小微积分倡导者–北大教授null老师 yjclsx 排名：3 原创：162...
FPGA入门：表面现象揭秘——逻辑关系
08-14
神奇的0和1，缘何能够如此的变化多端？从某种意义上看，无非就是数字本身固有的各种各样的逻辑关系在使然。在今天的数字系统中，虽然可能整个系统的不同芯片或相同芯片的不同模块之间供给电压不尽相同，有5V/3.3V/...
FPGA入门：表面现象揭秘——逻辑关系 下
08-07
在今天的数字系统应用中，纯粹用组合逻辑来实现一个复杂功能的应用几乎绝迹了。时序逻辑在时钟驱动下，能够按部就班的完成各种复杂的任务，也能够非常便利的达到时序要求，并且能够解决各种异步处理带来的亚稳态问题...
FPGA入门：表面现象揭秘——逻辑关系 上
08-07
神奇的0和1，缘何能够如此的变化多端？从某种意义上看，无非就是数字本身固有的各种各样的逻辑关系在使然。在今天的数字系统中，虽然可能整个系统的不同芯片或相同芯片的不同模块之间供给电压不尽相同，有5V/3.3V/...
FPGA入门：内里本质探索——器件结构
08-07
在第一章里，我们已经讨论了FPGA/CPLD的开发流程以及编译过程中产生的各种网表。在本章，我们也讨论了逻辑电路，那么它和代码以及最终的FPGA/CPLD器件之间又是怎样的关系？
FPGA入门：表面现象揭秘——逻辑关系 中
08-07
我们要用这些基本的逻辑门搭个复杂点的电路。这是边沿触发的D触发器电路。该触发器的功能是实现时钟信号clk上升沿（由0变化到1）时将输入信号D的值锁存到输出信号q。
System Verilog实现流水灯
wakeup_high的博客
06-09 1061
SystemVerilog既是硬件描述语言（rtl（Register Transfer Level）级），也是硬件验证语言用于为ASIC和FPGA/SoC算法和系统建模、设计、仿真、验证、测试和实现。SystemVerilog基于Verilog语言并进行了大量扩张，并在2009年与Verilog一样称为了同一IEEE标准的一部分。支持有约束随机验证、断言和功能覆盖率，并且支持面向对象的编程。//使用//错误使用light1 = 0;//将reg[7:0] 定义为opreg_t//使用。
第18篇 Intel FPGA Monitor Program的使用＜一＞
weixin_47841246的博客
06-11 272
Intel FPGA Monitor Program开发工具支持Terasic的FPGA开发板使用
RGMII接口---＞(013)FPGA实现RGMII接口(十三)
2401_84405631的博客
06-09 146
（a）FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）FPGA工程师就业应用于通信、航空航天、汽车电子，还是人工智能、物联网等新兴领域。
RAM IP核配置
最新发布
hhh123987_的博客
06-12 974
RAM IP核创建与测试
我的 FPGA 学习历程（14）—— PWM 脉冲宽度调制
06-08
很高兴听到您的学习历程，关于 PWM 脉冲宽度调制，我可以为您提供一些补充。 除了使用计数器和比较器的方法，还可以使用 FPGA 内部的 DDS（Direct Digital Synthesis）模块来实现 PWM 信号的生成。DDS 模块可以直接生成正弦波等连续信号，也可以通过修改相位和幅度控制信号的形态。 下面是一个使用 DDS 模块实现 PWM 的例子： ``` module pwm( input clk, input rst, input [7:0] duty_cycle, output reg pwm_out ); reg [31:0] phase_acc; // 相位累加器 reg [7:0] phase_inc; // 相位增量 // 相位增量为占空比的倒数 always @(*) begin phase_inc = 256 / duty_cycle; end // 相位累加器每个时钟周期加上相位增量 always @(posedge clk) begin if (rst) begin phase_acc <= 0; pwm_out <= 0; end else begin phase_acc <= phase_acc + phase_inc; if (phase_acc >= 2**32) begin phase_acc <= 0; end if (phase_acc[31]) begin pwm_out <= 1; end else begin pwm_out <= 0; end end end endmodule ``` 在这个代码中，我们使用了一个 32 位的相位累加器 phase_acc 和一个 8 位的 phase_inc 来控制 PWM 信号的生成。相位累加器每个时钟周期加上相位增量，当相位累加器的最高位为 1 时，PWM 输出为高电平。 相比使用计数器和比较器的方法，使用 DDS 模块可以更加灵活地控制 PWM 信号的形态和频率。但是，DDS 模块的实现需要占用 FPGA 的资源，需要根据具体应用场景进行选择。 希望这个回答能够为您提供一些参考。如果您有其他问题，可以随时问我。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

是刺猬吖

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值