S32K314时钟树
EB配置流程
1. 选择MCU预编译;
2. 配置时钟;
3.配置使能其它模块。
本文章主要介绍时钟配置
时钟配置
时钟介绍
FIRC(fast internal RC Oscillator) :高速内部时钟,固定48MHZ;
SIRC(Slow Internal RC Oscillator):低速内部时钟,固定32KHZ;
FXOSC(Fast Crystal Oscillator Digital Controller):高速外部晶振(8-40MHZ),根据原理图选型进行配置;
SXOSC():外部低速外部时钟,固定输入32.768KHZ;
PLL_PHIn_CLK:时钟倍频锁相环时钟范围(640-1280MHZ);
CGM(clock gennerate mudule)
时钟的使用场景及分频系数选择
PHI0_PHI1
时钟流向
外部晶振->高速时钟->PLL->PHI0_1,主要关注的是第三部分PLL锁相环的配置,PLL配置好后根据分频得到PHI0_1.
按照以下公式就可得到PLL时钟
EB配置
外部晶振配置16MHZ
F VCO频率:480MHZ
EB配置
VCO:480MHZ
ODIV2:2分频,240MHZ
PHI0 DIV 2分频:120MHZ
PHI1 DIV 2分频:120MHZ
时钟树复用(时钟分支)
CLK_MUX_0时钟
CORE_CLK:
AIPS_PLAT_CLK:
AIPS_SLOW_CLK:
HSE_CLK:
DCM_CLK:
LBIST_CLK:
QSPI_MEM_CLK:
CM7_CORE_CLK:
EB配置
CLK_MUX_1时钟
STM0_CLK:
EB配置采用内部高速时钟,不使能分频
CLK_MUX_3时钟
FLEXCAN0_PE_CLK:
FLEXCAN1_PE_CLK:
FLEXCAN2_PE_CLK:
EB配置采用外部晶振输入时钟,少了PLL环节,精度更高,根据自己计算进行分频,目前不使用分频。
CLK_MUX_4时钟
FLEXCAN3_PE_CLK:16MHZ
EB配置
CLK_MUX_5时钟
CLKOUT_STANDBY:
EB配置:采用高速内部时钟进行2分频,24MHZ
CLK_MUX_6时钟
CLKOUT_RUN:
EB配置:
CLK_MUX_7时钟
EMAC_RX_CLK:
EB配置
CLK_MUX_8时钟
EMAC_CLK_TX:
EB配置
CLK_MUX_9时钟
EMAC_TS_CLK:
EB配置
CLK_MUX_10时钟
QSPI_SFCK:
EB配置
CLK_MUX_11时钟
TRACE_CLK:
EB配置