从零开始写RISC-V处理器
文章平均质量分 95
Dawn_yuan
通信工程在读硕士
展开
-
和你一起从零开始写RISC-V处理器(4)
RISC-V指令添加中的若干小细节文章目录RISC-V指令添加中的若干小细节上期回顾一、一个小问题二、其他小细节1.数值比较2.逻辑移位3.算术右移4.提高代码利用率5.立即数处理总结往期精彩:上期回顾在上一期,着重讲解了流水线冲刷机制以及BNE指令的添加过程;其实当指令跳转的框架搭好之后,指令的添加都大同小异,无非看指令格式来确定id译码模块如何译码,看指令功能来确定ex执行模块的功能编写。上期的最后说到,B站@外瑞罗格的程序或许有点小问题,当然了,问题不大,不影响功能;今天来说一说这个小问题原创 2022-05-09 15:49:23 · 845 阅读 · 0 评论 -
和你一起从零开始写RISC-V处理器(3)
上期我们实现了加法指令,并且自己写了三条命令代码进行了一下简单的测试,后续还会继续进行更为规范的测试,即使用官方的指令测试文件来进行指令测试,不过目前还没法用,因为涉及到分支指令和跳转指令;这一期就来说一说,分支指令及跳转指令的实现。最后,掌握了指令添加的方法后,一大批指令都可照猫画猫的添加了!原创 2022-05-08 18:02:49 · 1480 阅读 · 3 评论 -
和你一起从零开始写RISC-V处理器(2)
RISC-V加法指令的实现(Ⅱ),附工程文件获取方法!原创 2022-05-08 17:26:30 · 1804 阅读 · 0 评论 -
和你一起从零开始写RISC-V处理器(1)
通过verilog来搭建一个CPU的想法由来已久了,一方面是为了增加自己为数不多的项目经历,另一方面是真的想弄明白,CPU内部究竟到底是怎么运行的。今天就正式开始了,此工程很大,更新进度取决于自身学习情况以及别的up主的更新进程;可能会很慢,也可能哪天夭折了;虽然路途很遥远,但是总要迈出第一步吧~能学多少是多少了哈哈。本文首发于公众号:FPGA学习者,关注公众号,获取更多资料与内容。原创 2022-05-08 16:55:51 · 3265 阅读 · 0 评论