- 博客(20)
- 收藏
- 关注
RSS订阅原创 XDMA驱动 The kernel modle installed correctly, but no devices were recognized.
XDMA驱动 The kernel modle installed correctly, but no devices were recognized.
2023-03-10 14:21:13
813
转载 vmware 虚拟机共享文件夹无法显示
centos7 + vmware15设置完共享文件夹后，查看 /mnt/ 下面发现不显示设置的共享文件夹解决方法：重新安装VMware tools，注意：一定要覆盖安装。说明：由于 VMware tools 安装过程需要很多步确认，在选择是否覆盖的步骤时，默认是不覆盖的，如果安装时一直使用默认，那么你安装完成后，还是不能解决根本问题。所以，所有确认项目要都输入 yes。具体安装过程：共需要13步确认，其中11步和12步必须输入yes，不能使用默认[root@bo....
2021-12-31 02:36:41
2570
3
原创 VMware和主机不能复制粘贴
sudo apt-get autoremove open-vm-toolssudo apt-get install open-vm-toolssudo apt-get install open-vm-tools-desktop菜单栏-虚拟机-设置-选项-右侧下“增强型键盘”选为“在可用时使用”OK
2021-11-21 20:19:40
1319
原创 VM虚拟机ubuntu硬盘容量扩展
修改磁盘大小扩容开机进入系统，安装gparted分区管理工具，终端中运行sudo apt-get install gpartedsudo gparted选择调整大小拉伸箭头或填写数字就可以了应用全部操作
2021-10-28 14:51:29
180
原创 manjaro安装nvidia显卡驱动
现在manjaro提供video-hyprid-intel-nvidia-prime的闭源显卡驱动，首先在在硬件设定中卸掉video-linux开源驱动，安装prime驱动安装相关驱动：sudo pacman -S nvidia opencl-nvidia lib32-nvidia-utils lib32-opencl-nvidia mesa lib32-mesa-libgl xf86-video-intel正常来说应该都是重新安装reboot使用prime-run 命令调用独显..
2021-08-26 23:13:58
4085
1
原创 Manjaro安装Petalinux，Vitis与Vivado
vitis与Petalinux版本号为2021.1。因为我曾安装过vivado2018.3，已经安装了一些库，以及之后又安装了其他一些库，在此记录下来。首先是安装vivado时装的库，已经打包好了，yay -Sxilinx-vivado-dummy然后是安装petalinux给出的库，sudo pacman -S git diffstat unzip texinfo python chrpath wget xterm sdl rpcsvc-proto socat cpio ine..
2021-08-14 16:49:17
1083
原创 用VsCode写Verilog
通用的扩展应用有:1.Bracket Pair Colorizer (用于多括号使用时用不多颜色高亮)2.Code alignment (用于代码对齐)3.GBKtoUTFB (文字格式转换)4.hexdump for VSCode (十六进制文件读取)5.Material Icon Theme (花里胡哨图标)6.TabOut (跳出括号)7.vscode-icons (花里胡哨文件夹图标)专用的扩展应用有:1.TCL (TCL语言脚本高亮)2.TCL Lang
2021-07-31 11:47:23
7228
1
原创 Manjaro Linux 双显卡安装步骤及独立显卡运行游戏
1安装的时候驱动那项选择free这个可选可不选，因为系统默认安装完成的驱动会存在BUG，在终端用命令：optirun glxgears测试独立显卡的FPS会固定在60 FPS2、在硬件设定中卸载video-linux3、用命令行重装闭源显卡驱动（推荐）（如果安装时选择了nonfree可直接从这里开始操作）或在硬件设定中安装闭源驱动video-hybrid-intel-nvidia-bumblebee，不要安装其他的闭源，会导致开机黑屏————————————————版权声明：本文
2021-05-31 16:54:07
613
原创 双沿触发触发器
双沿触发触发器在时钟的两个边沿触发。 但是，FPGA没有双沿触发触发器，因此始终不接受@（posedge clk或negedge clk）作为合法敏感性列表。module top_module ( input clk, input d, output q); reg q_d1; reg q_d2; always@(posedge clk)begin q_d1 <= d ^ q_d2; end always@(ne
2021-04-28 16:23:05
1222
1
原创 Verilog 2001的位宽vector[msb:lsb]写法
如果把向量的位选取写成 vector[msb:lsb] 这种形式，下标 msb 和 lsb 中是不能出现变量的，Verilog 2001支持如下写法 //assign out=in[(sel*4+3):sel*4];(错误的写法) //assign out = {in[sel * 4 + 3], in[sel * 4 + 2], in[sel * 4 + 1], in[sel * 4]}; assign out = in[sel*4+:4];//从sel*4开始，选择比特序号大于等.
2021-04-22 21:17:06
1083
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人