集成电路总设计（Ⅸ）

实验九：模拟集成电路版图设计

作者： Saint
掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a
微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1
GitHub：github.com/saint-000

一、实验原理：
1、电路设计与仿真
根据电路的指标和工作条件，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。

2、工艺设计
根据电路特点结合所给的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。

3、版图设计
按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在Candence下的版图编辑器内。并优化版图结构。

二、实验目的：
1、根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。

2、学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。
通过该实验，掌握CMOS模拟IC版图设计的流程，加深对课程知识的感性认识，增强设计与综合分析能力。

三、实验内容：
1、Linux操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、根据实验2所得参数，自主完成版图设计，并掌握布局布线的基本技巧。
3、整理版图生成文件，总结、撰写并提交实验报告。

四、实验器材：
（1）工作站或微机终端 一台
（2）EDA仿真软件 1套

五、实验步骤：
1、根据实验指导书掌握Cadence EDA仿真环境的调用。熟悉版图编辑器Layout Editor的使用。了解基本的布局布线方法及元器件的画法。

2、根据实验2所计算验证的两级共源CMOS运放的元器件参数如表1所示，在版图设计器里画出相应的元器件，对V+、V-、Vout、VDD、GND的压焊点位置合理化放置，通过金属画线将各个元器件按实验2的电路图合理连接，避免跳线。

3、设计的参数：

4、对版图的位置结构进一步优化，对同类型的管子NMOS或PMOS放置在同一阱或者环内。最后得到二级共源CMOS运放版图。

九、实验数据及结果分析：

1、设计版图时先只画一个NMOS管或者PMOS管，然后根据已有的管修改属性就行。

2、部分电路网络截图：

【输入管nmos：M1、M2】   

【pmos：M9、M3、M4】              

【pmos：M6】        

【nmos：M7】  

3、最后的二级共源CMOS运放版图

六、总结及心得体会：
1、通过本次实验掌握了Cadence EDA仿真工具中版图编辑器的使用。

2、根据设计要求，设计出运算放大器模拟集成电路版图，版图的整体结构较为清晰，输入V+、V-和输出Vout位置合理，没有跳线处，版图进行合理优化，PMOS管全放置在同一阱内，整体达到设计要求。

3、在设计版图时需要根据宽长比去合理的增加栅条数或者改变长度，同时要考虑布局的面积最小化是设计过程中碰到最大的问题。

七、对本实验过程及方法、手段的改进建议：
事实上当版图绘制完成后，需要调用版图设计规则检查DRC来验证是否违反设计规则、版图的电气规则ERC检查。

1.点选Layout窗口上面的指令Verify→DRC
2.出现DRC窗口
3.按OK之后，会开始跑DRC，若有错误，CIW对话框会显示错误并且在Layout窗会有光标marker闪烁。
4.可以点选Layout窗口上面的指令Verify→Makers→Explain，然后选择Layout窗口中闪动线条，即可知所犯的错误
5.若要消除在Layout窗口闪烁的marker，点选Layout窗口上面的指令Verify→Markers→delete all，出现下面窗口，再点选OK即可。