![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 80
喜欢喝茶的猫
这个作者很懒,什么都没留下…
展开
-
中国大陆芯片设计企业名单
中国大陆芯片设计企业名单安徽安徽灵芯微电子科技有限公司安徽安徽赛腾微电子有限公司安徽安徽省中电精彩微电子有限公司安徽池州睿成微电子有限公司合肥大唐存储科技有限公司安徽合肥东芯通信股份有限公司安徽合肥格易集成电路有限公司安徽合肥工大先行微电子技术有限公司安徽合肥海本蓝科技有限公司安徽合肥恒烁半导体有限公司安徽合肥宏晶微电子科技股份有限公司安徽合肥杰发科技有限公司安徽合肥市汤诚集成电路设计有限公司安徽科大讯飞股份有限公司联发科技(合肥)有限公司原创 2021-09-07 16:28:38 · 24820 阅读 · 1 评论 -
Verilog中条件编译命令-`ifdef、`else、`endif-用法
一般情况下,Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译,也就是对一部分内容指定编译的条件,这就是“条件编译”。有时,希望当满足条件时对一组语句进行编译,当条件不满足时则对另外一组语句进行编译。// Style #1: Only single `ifdef`ifdef <FLAG> // Statements`endif// Style #2: `ifdef with `else part`ifd...原创 2021-07-13 22:32:32 · 2617 阅读 · 0 评论 -
VerilogHDL 8位2级流水线加法器&8位4级流水线加法器
1流水线原理在高速通信系统设计中,如何提高系统的工作速度是系统设计成败的关键问题。在通常情况下,提高系统的工作速度有两种方法:其一是采用并行方式设计。传统上,设计方式常采用串行方式,而利用串行方式设计的电路系统的运行速度与每个模块之间的延时是直接相关的。为了减少模块间的延时,就要采用并行方式来设计电路。其二是采用流水线式设计方式。本节主要介绍流水线设计方法及其应用,并对流水线设计方法和普通设计方法进行比较。所谓流水线处理,如同生产装配线一样,将操作执行工作量分成若干个时间上均衡的操作段,从流水线的起点.原创 2020-11-30 11:39:06 · 2590 阅读 · 0 评论 -
ModelSim仿真Verilog文件
使用Modelsim仿真简单的Verilog文件,可分为以下几个步骤:1打开Modelsim2 更改项目文件夹,建立项目3建立项目文件和测试文件4编译源文件5启动仿真、添加波形下面以一个十进制计数器为例,建立仿真。1更改项目文件夹,并建立项目 2在该项目下建立两个源文件,一个要仿真的源文件,一个是testbeach源文件文件内容//十进制计数器module test( ...原创 2020-10-24 10:04:06 · 6267 阅读 · 2 评论 -
SMT32通过SPI读写FPGA的寄存器
关于SPI的主机和从机请看;https://blog.csdn.net/qq_40893012/article/details/103995154本设计在FPGA用32个寄存器构建了一个8bit*32的ROM,可通过STM32使用SPI写入命令字节来实现对32个寄存器的读写操作。命令字节的格式:bit 7:读写控制位, 1:W 0:Rbit6-bit2:寄存器地址bit1-bit0:未使用stm32的代码基于正电原子的探索者开发板和工程,使用软件模拟SPI...原创 2020-08-14 21:44:00 · 2895 阅读 · 2 评论 -
FPGA_DDS生成正弦波
1 DDS简介DDS技术最初是作为频率合成技术提出的,由于其易于控制,相位连续,输出频率稳定度高,分辨率高, 频率转换速度快等优点,现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表,通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形。直接频率合成(Direct Dgital Sythesizer, DDS) 是种把-系原创 2020-07-02 11:25:13 · 11340 阅读 · 5 评论 -
FPGA实现异步复位、同步释放的复位信号
异步复位与同步复位都不可靠。异步复位会影响寄存器的recovery时间,引起设计的稳定性问题,尤其对于状态机的无意识的复位,因其稳定性问题,尤其对于状态机的无意识的复位,将导致进入不确定的状态。同步复位也存在类似的问题,而且对于不带同步复位专用端口的器件会增加额外的逻辑资源。下面介绍一种更为可靠的异步复位,同步释放的双缓冲电路。该电路有两个同一时钟触发的层叠寄存器组成,该时钟必须和目标寄存器是一个时钟域。module RST_Module (原创 2020-06-30 10:47:41 · 2523 阅读 · 0 评论 -
FPGA_状态机_序列检测器
“硬件设计很讲究并行设计思想,虽然用Verilog描述的电路大都是并行实现的,但是对于实际的工程应用,往往需要让硬件来实现一些具有一定顺序的工作,这就要用到状态机思想。什么是状态机呢?简单的说,就是通过不同的状态迁移来完成一些特定的顺序逻辑。硬件的并行性决定了用Verilog描述的硬件实现(臂如不同的always语句)都是并行执行的,那么如果希望分多个时间完成一个任务,怎么办?也许可以用多个使能信号来衔接多个不同的模块,但是这样做多少显得繁琐。状态机的提出会大大简化这一工作。” ———— 特权同学原创 2020-06-24 20:48:09 · 4294 阅读 · 1 评论 -
FPGA-coding style
当前数字电路设计越来越复杂,一一个项目需要的人越来越多,当几十号设计同事完成同一个项目时候,大家需要互相检视对方代码,如果没有一个统- -的编程规范,那么是不可想象的,大家的风格都不一-样,如果不统- -的话,后续维护、重用等会有很大的困难,即使是自己写的代码,几个月后再看也会变的很陌生,也会看不懂(您可能不相信,不过笔者和同事交流发现大家都是这样的,时间长不看就忘记了),所以编程规范的重要性显而易见。另外养成良好的编程规范,对于个人的工作习惯、思路等都有非常大的好处。可以让新人尽快融入项目中,让大家更容易原创 2020-06-10 17:21:07 · 244 阅读 · 0 评论 -
基于FPGA的时钟信号分频方法
在数字电路系统的设计中,分频器是一种应用十分广泛的电路,其功能就是对高频率的信号进行分频。本质上,分额电路是加法计数器的变种,其计数值由分频系数N= fin/fo定,其输出不是一般计数器的计数结果,而是根据分频常数对输出信号的高、低电平进行控制。通常来说,分额器常用于对数字电路中的时钟信号进行分频,从而得到较低频率的时钟信号、选通信号、中断信号等原创 2020-05-18 16:57:36 · 2771 阅读 · 0 评论 -
FPGA_Verilog_SPI主机
1 SPI总线协议SPI总线协议介绍SPI(Serion Perpheral Interface)[3]是一种高速的、全双工、同步的通信总线,并且在芯片的管脚上只占用4根线,节约了芯片的管脚,同时为PCB的布局节省空间,提供方便,正是出于这种简单易用的特性,越来越多的芯片集成了这种通信协议。SPI的通信原理很简单,它以主从方式工作,这种模式通常有一个主设备和一个或多个从设备,需要至少4根线,事...原创 2020-01-16 15:01:43 · 3223 阅读 · 2 评论 -
FPGA_Verilog_SPI从机
1 SPI概述SPI,是英语Serial Peripheral interface的缩写,顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM,FLASH,实时时钟,AD转换器,还有数字信号处理器和数字信号解码器之间。SPI,是一种高速的,全双工,同步的通信总线,并且在芯片的管脚上只占用四根线,节约了芯片的管脚,同时为P...原创 2020-01-15 20:29:19 · 6129 阅读 · 6 评论 -
FPAG—计数器—BCD译码器—Verilog
1原理电路2计数器模块代码module CNT4(clk,rst,EN,cntout);//4位计数器input clk,rst,EN; //低电平使能 高电平复位output [3:0]cntout; //高电平同步复位reg [3:0]cntout;always @(posedge clk)begin if(EN...原创 2020-01-07 17:11:09 · 2818 阅读 · 0 评论 -
Quartus-FPAG-ModelSim仿真配置
目录1前期工作2建立ModelSim与Quartus关联3建立Test Bench测试脚本4加载测试脚本到工程中5启动ModelSim1前期工作1.1安装Quartus软件1.2安装ModelSim软件1.3建立FPAG工程并编译通过有些Quartus软件安装包是附带ModelSim软件一起安装的,只要在安装Quartus时配置就行了...原创 2020-01-07 15:51:04 · 2518 阅读 · 0 评论 -
Quartus-建立新工程
目录1安装并破解软件之后,启动Quartus,打开File->New Project Wizard进入下一个设置界面2点击Next跳过介绍页,进入工程设置页3配置工程4建立新的工程文件5 更改代码编辑器1安装并破解软件之后,启动Quartus,打开File->New Project Wizard进入下一个设置界面 ...原创 2020-01-07 10:47:51 · 1189 阅读 · 0 评论