FPGA
qq_40963883
这个作者很懒,什么都没留下…
展开
-
组合逻辑与时序逻辑(7.29)
组合逻辑:组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原本的状态无关,时序逻辑:时序逻辑中不牵涉跳变沿信号的处理其特点为任意时刻的输出不仅取决于该时刻的输入,而且还和电路原来的状态有关阻塞赋值:符号“=”,赋值语句不允许任何别的Verilog语句的干扰,直到现行的赋值完成时刻非阻塞赋值:符号“<=”,begin—end之间的所有语句,一起执行,且一个时钟只执行一次always语句:always@(电平敏感信号列表)当括号中的语句满足,就会不断执行begin到最后一个原创 2021-07-29 11:57:10 · 550 阅读 · 0 评论 -
FPGA(7.28)——状态机
定义: 由状态寄存器和组合逻辑电路构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作,完成特定操作的控制中心分类 :摩尔(Moore)型状态机:若输出只和状态有关而与输入无关米莉(Mealy)型状态机:若输出和状态与输入有关状态机的几个重要概念:State 状态:一个状态机至少要包含两个状态。例如上面自动门的例子,有 open 和 closed 两个状态。Event 事件:事件就是执行某个操作的触发条件或者口令。对于自动门,“按下开门...原创 2021-07-29 09:17:16 · 623 阅读 · 0 评论 -
TIME GEN用途&用法(7.23笔记)
1.TIME GEN用途 引用:引用链接:http://blog.sina.com.cn/s/blog_75c020ef0102x1u2.html 小结: 1、TIME GEN是一款绘制波形软件 2、其绘制的波形不仅可以图片的方式保存下来,还可以以ASCII码的格式进行保存,以便复制到源代码文件中。2、TIME GEN用法1、启动软件2、添加时钟 单击“CLK”,如图示部分;3、添加信号...原创 2021-07-23 14:25:09 · 4950 阅读 · 3 评论