1.8.4.S5PV210的中断体系介绍

朱老师笔记

1.8.4.1、什么是中断

(1)中断的发明是用来解决宏观上的并行需要的。宏观就是从整体上来看，并行就是多件事情都完成了。
(2)微观上的并行，就是指的真正的并行，就是精确到每一秒甚至每一刻，多个事情都是在同时进行的。宏观上面的并行并不等于围观的并行，有时候宏观上是并行的，微观上是串行的。
(3)例子中一个人在看电影，快递来了暂停电影跑去收快递，收完快递继续回来看电影，这个例子就是宏观上的并行和微观上的串行。例子中一个人等同于SoC中1个CPU（也就是单核CPU），这个CPU看电影就不能收快递，收快递就不能看电影（也就是说不能真正的并行）。单核心CPU在微观角度是串行的，但是因为CPU很快，所以在宏观看来可以并行。
(4)上例中大部分时间在看电影，中间少量时间去收快递，那么类比于CPU来说，看电影就应该是CPU的常规任务，而收快递则应该是中断例程。也就是说CPU平时一直在进行看电影任务，等快递来了（中断发生了）快递员（类似于中断源）会打电话叫人去收快递（中断源会触发中断通知CPU去处理中断），人收到电话（CPU收到中断信号）后会暂定电影（CPU保存常规任务的现场）跑去收快递（CPU去执行中断处理程序ISR处理中断），收完快递（执行完ISR）回来继续看电影（CPU恢复常规任务的现场，继续执行常规任务）
(5)为什么需要中断？因为单核CPU实际无法并行的，但是通过中断机制，可以实现假并行（宏观上的并行，微观上实际还是串行的）。


1.8.4.2、SoC对中断的实现机制：异常向量表
(1)异常向量表是CPU中某些特定地址的特定定义。当中断发生的时候，中断要想办法通知CPU去处理中断，怎么做到？这就要靠异常向量表。
(2)在CPU设计时，就事先定义了CPU中一些特定地址作为特定异常的入口地址（譬如定义0x00000000地址为复位异常向量地址，则发生复位异常时CPU会自动跳转到0x00000000地址去执行指令。又譬如外部中断对应的异常向量地址为0x30000008，则发生外部中断后，CPU会硬件自动跳转到0x30000008地址去执行指令。）如
(3)以上讲的是CPU硬件设计时对异常向量表的支持，下来就需要软件支持了。硬件已经决定了发生什么异常CPU自动跳转PC到哪个地址去执行，软件需要做的就是把处理这个异常的代码的首地址填入这个异常向量地址。


1.8.4.3、S5PV210的异常向量表
(1)异常向量表在1.2.14节讲过，可以返回去听一下
(2)异常向量表中各个向量的相对位置是固定的，但是他们的起始地址是不固定的，各种SoC可以不一样，而且复杂ARM中还可以让用户来软件设置这个异常向量表的基地址。
(3)扩展到所有架构的CPU中：所有架构（譬如51单片机、PIC单片机）的CPU实现中断都是通过异常向量表实现的，这个机制是不变的；但是不同CPU异常向量表的构造和位置是不同的。


1.8.4.4、异常和中断的区别和联系
(1)针对SoC来说，发生复位、软中断、中断、快速中断、取指令异常、数据异常等，我们都统一叫异常。所以说：中断其实是异常的一种。

(2)异常的定义就是突发事件，打断了CPU的正常常规业务，CPU不得不跳转到异常向量表中去执行异常处理程序；中断是异常的一种，一般特指SoC内的内部外设产生的打断SoC常规业务，或者外部中断（SoC的GPIO引脚传回来的中断）。

《朱老师物联网大讲堂》学习笔记

学习地址：www.zhulaoshi.org

为什么需要中断，因为单核CPU实际无法并行，

但是通过中断机制，可以实现假并行，

宏观上的并行，微观上实际还是串行。

SOC对中断的实现机制，异常向量表，

异常向量表是CPU中某些特定地址的特定定义。

在CPU设计时，就事先定义了CPU中的一些特定地址作为异常的入口地址，

在发生异常时，CPU会以硬件实现的方式自动跳转到事先设定的地址去执行指令。

以上是CPU硬件设计时对异常向量表的支持，接下来就需要软件支持了，

硬件已经决定了发生什么异常CPU会自动跳转PC到哪个地址去执行，

软件需要做的是把处理这个异常的代码的首地址填入这个异常向量地址。

异常向量表中各个向量的相对位置是固定的，但是它们的起始地址是不固定的，

各种SOC可以不一样，而且复杂ARM中还可以让用户来软件设置这个异常向量表的基地址。

异常和中断的区别和联系，

发生复位，软中断，中断，快速中断，取指令异常，数据异常等，

我们都统一叫异常，

所以中断其实是异常的一种，

异常的定义就是突发事件，打断了CPU的正常常规业务，CPU不得不跳转到异常向量表中去执行异常处理程序。