![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字前端
文章平均质量分 93
GgYW
这个作者很懒,什么都没留下…
展开
-
秋招——八股
将原来耗用资源巨大、单时钟周期内完成的并行执行的逻辑块分割开,提取出相同的逻辑模块(一般为组合逻辑块),在时间上利用该逻辑模块,用多个时钟周期完成相同的功能,其代价是工作速度被大为降低。在延时过长的组合逻辑路径上插入额外的寄存器,这种方法也称为插入流水线,多用于高度流水的设计中,额外插入的寄存器在保持吞吐量不变的情况下改善了设计的时序性能。树形结构法和上面面积优化提到的串行化是相反的。:在电平同步器的基础上,通过输出端的逻辑组合,可以完成对于信号边沿的提取,识别上升沿,下降沿以及双边沿,并发出相应的脉冲。原创 2023-10-16 23:59:12 · 284 阅读 · 1 评论 -
备战秋招01——建立时间和保存时间
因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在 0 和 1 之间变化,这时需要经过 一个恢复时间,其输出才能稳定,但稳定后的值并不一定是输入值。(同样的时钟产生的多个子时钟之间的延时差异),(同一时钟信号到达两个不同寄存器之间的时间差值)(其中clk1和clk2是两个触发器时钟,Tclk2q是D->Q的传输延迟,Tdp是组合逻辑延迟,Tcycle是时钟周期,Tsu是建立时间,Th是建立时间,slack是时间裕量。原创 2023-08-31 22:49:01 · 191 阅读 · 0 评论 -
备战秋招02——同步/异步FIFO(1)
例如,当多加一位后,当写指针最高位为与读指针相反(写指针最高位为1),其他位相同时为满。:写一个数需要2*1/80M=25 ns,写120个需要25*120 = 3000 ns,读一个数需要4*1/50M = 80 ns,则可以读出3000/80 = 37.5个,所以深度为120-37 = 83。:写一个数需要2*1/50M=40 ns,写120个需要40*120 = 4800 ns,读一个数需要4*1/50M = 80 ns,则可以读出4800/80 = 60个,所以深度为120-60 = 60。原创 2023-09-01 16:02:07 · 500 阅读 · 1 评论 -
备战秋招03——UART接口电路设计(1)
UART负责处理数据总线和串行口之间的串并转换,并规定了帧格式,只要双方采用相同的帧格式和波特率,仅用两根信号线(RX、TX)就可以完成异步通信。在数据的传输中,信号可能受到一些干扰而产生一些抖动,如果接收端只对这些信号进行一次采样,那么它有可能采样到的是不准确的数据,所以接收端在采样时,通常都要采样多次,然后通过处理获得准确的数据。例如,将UART接口连接到无线模块,可以实现无线数据的传输和通信。可靠性高:UART使用异步通信方式,有一个奇偶校验位,可以在不同的时钟频率下进行通信,具有较高的可靠性。原创 2023-09-05 15:38:21 · 777 阅读 · 0 评论