采用门级结构描述的JK触发器，输出端q和qn的波形不是反相关系？

最新推荐文章于 2024-02-01 15:51:44 发布
最新推荐文章于 2024-02-01 15:51:44 发布
阅读量1.9k 收藏 5
点赞数
分类专栏： 待解决问题
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41294540/article/details/105201465
版权

module jkff1(
    output q,qn,
    input j,k,cp
);

    wire w1,w2;
    nand G3(w1,j,cp,qn);
    nand G4(w2,k,cp,q);
    nand G1(q,w1,qn);
    nand G2(qn,w2,q);

endmodule

豌豆茶
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
数字电路设计JK触发器
iceshine的博客
11-26 6901
数字电路设计JK触发器 使用异步输入的PRE和CLR，CLK作为时钟 CLK是上升沿时触发always module JKchufa( input J, input K, input CLK, input _CLR, input _PRE, output Q, output _Q ); reg Q; always @(posedge CLK,negedge _PRE,negedge _CLR) begin if(_PRE==0) Q&l
【 Verilog HDL 】不同抽象级别的Verilog HDL模型之门级结构描述
Reborn Lee
08-31 7737
本博文参考：《从算法设计到硬件逻辑实现》，仅供学习交流使用。 Verilog模型可以是实际电路不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 1) 系统级(system) 2) 算法级(algorithmic) 3) RTL级(RegisterTransferLevel): 4) 门级(gate-level): 5) 开关级(switch-level) 对于数字系统的逻辑设计...
VHDL描述的JK触发器
06-20
用VHDL语言描述的JK触发器 library ieee; use ieee.std_logic_1164.all;
一、门级结构描述
weixin_34033624的博客
10-16 906
1、门级的分类 　　nand------与非门 　　nor-------或非门 　　xor-------异或门 　　xnor------异或非门 　　buf-------缓冲器 2、模块间的引用 　　module flop(data,clock,clear,q,qb); 　　　　; 　　endmodule 　　mudule hardreg(d,clk,clrb,q); ...
杭电数字电路课程设计-实验十-JK触发器设计实验
11-17
杭电数字电路课程设计-实验十-JK触发器设计实验 内含包括代码，仿真，引脚配置全套文件，可直接打开工程
jk触发器波形图怎么画?主从jk触发器波形图
07-15
5. 绘制波形图：基于状态表或状态图以及输出方程，可以绘制出Q和Q'（主从JK触发器的主输出和从输出）的波形图。波形图应展示在不同的时钟脉冲边沿下，输入J、K和输出Q的逻辑电平变化。 具体操作时，可以将步骤2和...
主从JK触发器电路结构和状态方程
07-20
主从JK触发器的状态方程可以表达为输出Q的下一个状态（Qn+1）依赖于当前状态Qn，以及J和K的输入。对于主从JK触发器，其状态方程可以写为： Qn+1 = J·非Qn + K·Qn 这里非Qn指的是Qn的反相值。在不同的J和K输入组合...
RS、D、JK触发器实验报告.docx
02-25
D触发器只有一个数据输入D，其输出Q的下一个状态（Qn+1）取决于当前时钟周期内的D输入状态（Qn=D）。D触发器通常具有边沿触发特性，这意味着只有在时钟脉冲的上升沿或下降沿，D输入的变化才会被捕捉并影响输出。...
D触发器JK触发器RS触发器T触发器FPGA设计verilog源码quartus工程文件.zip
05-11
D触发器JK触发器RS触发器T触发器FPGA设计verilog源码quartus工程文件 module D(q,qn,d,cp,r,s); output q,qn; //D触发器的两个输出 input d,cp,r,s; //D触发器的四个输入 reg q,qn; //输出寄存器 always@...
jkchufaqi.rar_JK触发器语言_jkchufaqi vhdl
09-14
在这个例子中，`entity jk_chu_faqi`定义了JK触发器的实体，包含了输入J、K、clk和reset，以及输出Q和Qn。`architecture Behavioral`是实现JK触发器逻辑的结构体，使用了一个进程`process(clk, reset)`来描述时钟...
D和JK触发器的Verilog程序（Quartus II工程，三种）
05-03
三种D触发器的Verilog程序（Quartus II工程已经建立好，可以直接用） 带同步清0、同步置1 的D 触发器；带异步清0、异步置1 的D 触发器；带异步清0、异步置1 的JK 触发器
Verilog门级描述
qq_39632811的博客
11-30 5149
1、Verilog设计流程 需求分析 -> 功能划分 -> 文本描述 -> 功能仿真（前仿真） -> 逻辑综合（综合，就是在标准单元库和特定的设计约束的基础上，将设计的高层次描述（Verilog 建模）转换为门级网表的过程） -> 布局布线 -> 时序仿真（后仿真）（布局布线后，电路模型中已经包含了时延信息。利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。单元器件的不同、布局布线方案都会给电路的时序造成影响。） -> FPGA/CPLD 下载后调试或 AS
【数字逻辑与EDA技术】verilog HDL语法-期末考试重点总结
热门推荐
CE00001的博客
06-01 1万+
数字逻辑与eda技术 期末复习
JK触发器
duotuoluan3934的博客
12-07 3186
它们的发明者杰克·基尔比（JK）选择了它们，以将他的人字拖设计与其他类型的人字拖设计区分开来。当时钟为“1”并且您想切换输出时，它将在“1”和“0”之间快速切换，直到时钟回到“0”。此问题称为争用条件。如您所见，要构建此配置，您需要一个基本的 JK 触发器电路，该电路与 S-R 触发器连接在一起。一旦时钟信号产生下降沿↓，从1变为0（1→0），就会触发从机部分，使Q输出反映主机的输出值。与需要完整脉冲的主从设计不同，您还可以构建从上升沿 ↑ 或下降沿 ↓ 触发的边沿触发设计。的变化），它就会触发主部分。
硬件描述测试软件库中74138,数字系统设计与Verilog HDL课后习题
weixin_34439450的博客
07-22 4489
习题11.1现代EDA技术的特点有哪些？ 1.2什么是Top-down设计方式？1.3数字系统的实现方式有哪些？各有什么优缺点？1.4什么是IP复用技术？ IP核对EDA技术的应用和发展有什么意义? 1.5用硬件描述语言设计数字电路的优势是什么？ 1.6结合自己的使用情况谈谈对EDA工具的认识。1.7基于FPGA/CPLD的数字系统设计流程包括哪些步骤？ 1.8什么是综合？常用的综合工具有哪些？ ...
Verilog设计实现D触发器与JK触发器
最新发布
m0_52507038的博客
02-01 1819
用Verilog实现以下电路：1. 带复位端的正边沿触发的D触发器；2.带复位端的正边沿触发的JK触发器。
JK触发器波形图分析
weixin_48565270的博客
11-08 1万+
JK触发器的波形图分析 当我们一般在遇到做jk触发器的波形图分析这类题的时候本人有一些心得，希望可以帮助大家！！！ 一般的JK触发器分为两类一类是电平，另一类是边沿。而我们一般遇到的便大多是边沿类型。 像图1这种我来举一个例子。 首先我们可以看到它的clk端是没有小圆圈的，我们不妨可以理解成高电平输入。也就是说只有他在从0上升到1的时候电路才会产生影响。标记一下就是这样的！ 然后我们可以看到它的JK两端都连接的是高电平1。这里我们就要说一下JK触发器的状态表了如下，这个必须记住！！！ Qn代表的是现态，
educoder锁存器和触发器设计—JK触发器设计+T触发器设计
Xmumu_的博客
10-01 4798
JK触发器设计 任务描述 本关任务：在Logisim中，在D触发器的基础上构建JK触发器。 相关知识 在电平敏感型锁存器中，在时钟信号有效（如Clk=1）期间，锁存器的状态Q跟随输入的变化而变化，这种现象称为“空翻”。为了避免出现空翻，可以把状态变化时机限定在时钟信号的上升沿或者下降沿，这种类型的器件称为触发器（Trigger/Flipflop）。 JK触发器（上升沿触发）原理图如下： 其特征方程如下： Q(t+1) = J ∙ ~Q(t) + ~K ∙ Q(t) Clk上升沿有效 实验内容 实验电路
几种触发器的Verliog语言描述
fzhykx的博客
05-02 4562
1.D触发器：module D_flip_flop(    input [1:0] d,    input clk,    output reg[1:0] q,    output reg[1:0] qb    );      always @(posedge clk)            //时钟上升沿触发D触发器             begin                    q&...
用verilog语言编写 分别用结构描述和行为描述方式设计一个JK触发器，并进行综合。
05-28
好的，我会尽力回答你的问题。首先，JK触发器是一种基本的数字逻辑电路，它可以存储一个比特的状态，并且根据输入信号的变化来改变输出信号的状态。在Verilog中，我们可以使用结构描述和行为描述方式来实现JK触发器。 1. 结构描述方式 在结构描述方式中，我们使用门电路的组合来实现JK触发器。下面是JK触发器的结构描述代码： ``` module jk_ff (Q, Qn, J, K, clk, rst); output Q, Qn; input J, K, clk, rst; reg Q, Qn; always @ (posedge clk or negedge rst) begin if (rst == 0) begin Q <= 0; Qn <= 1; end else begin if (J == 1 && K == 0) begin Q <= 1; Qn <= 0; end else if (J == 0 && K == 1) begin Q <= 0; Qn <= 1; end else if (J == 1 && K == 1) begin Q <= ~Q; Qn <= ~Qn; end end end endmodule ``` 在这个代码中，我们首先声明了需要的输入输出端口。然后，我们定义了一个寄存器来存储JK触发器的状态。在时钟上升沿或复位下降沿时，我们使用if-else语句来实现JK触发器的逻辑。其中，当J=1且K=0时，我们将Q的值设置为1，Qn的值设置为0；当J=0且K=1时，我们将Q的值设置为0，Qn的值设置为1；当J=1且K=1时，我们将Q的值取反，Qn的值也取反。 2. 行为描述方式 在行为描述方式中，我们使用if-else语句来实现JK触发器。下面是JK触发器的行为描述代码： ``` module jk_ff (Q, Qn, J, K, clk, rst); output Q, Qn; input J, K, clk, rst; reg Q, Qn; always @ (posedge clk or negedge rst) begin if (rst == 0) begin Q <= 0; Qn <= 1; end else begin if (J == 1 && K == 0) begin Q <= 1; Qn <= 0; end else if (J == 0 && K == 1) begin Q <= 0; Qn <= 1; end else if (J == 1 && K == 1) begin Q <= ~Q; Qn <= ~Qn; end end end endmodule ``` 在这个代码中，我们同样声明了需要的输入输出端口。然后，我们定义了一个寄存器来存储JK触发器的状态。在时钟上升沿或复位下降沿时，我们使用if-else语句来实现JK触发器的逻辑。其中，当J=1且K=0时，我们将Q的值设置为1，Qn的值设置为0；当J=0且K=1时，我们将Q的值设置为0，Qn的值设置为1；当J=1且K=1时，我们将Q的值取反，Qn的值也取反。 3. 综合 综合是将Verilog代码转换为硬件电路的过程。我们可以使用常见的综合工具如Quartus、Vivado等进行综合。在综合之后，我们可以得到一个包含JK触发器的电路网表。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值