关于verilog $clog2 函数的一些问题与验证

已于 2024-03-06 00:21:58 修改
阅读量1.3k 收藏 1
点赞数
文章标签： fpga开发 javascript 开发语言
于 2022-08-17 16:43:18 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41587341/article/details/126388222
版权

结论：该函数给出输入数以2为底的幂次值

问题1：对于例如1030  1024 1020 这三个数，它会如何取整

问题2：它是以什么为底？ e 还是2 

使用vivado 2018.1  和 modelsim 10.1 

原去水印的方式现在不能用

上图中前三组数据是回答第一个问题，三者的结果表明该函数是向上取整还是向下

第四组数据表明该函数是以什么为底，22026=e^10，如果是以e为底输出应该为10

仿真结果如下：

 问题一解答：data a/b/c的结果表明，该函数会给出合适的位宽以包含所有结果(这其实不用验证，不能给出合适位宽这个函数就不可能给出来让我们使用)

问题二解答：data d 的结果表明，该函数在使用时描述的是log2(data_d)这一数学公式，以2为底的log，不是以e为底

风雨兼程，时不我待
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
非常详细的verilog教程
07-26
非常完整的verilog教程，非常详细深入，分为13章，大量示例。错过可惜，一看就会。
设计与验证：VerilogHDL（带书签）
07-22
资源名称：设计与验证：Verilog HDL(带书签）资源截图： 资源太大，传百度网盘了，链接在附件中，有需要的同学自取。
【Verilog语法001】Verilog log2 函数
1615549892
09-11 1万+
使用系统函数 clog2()或者自己写一个function注意，这样的styleinput[clog2() 或者自己写一个function 注意，这样的style input [clog2()或者自己写一个function注意，这样的styleinput[clog2(LEN+1)-1 -1:0] addra, 它用不了funclog2函数。换一种style应该就ok了。 module simple_dual_ram #( parameter SIZE = 10, parameter LEN =
sv/verilog类型转换问题 $floor, $ceil, $clog2，localparam bit
最新发布
weixin_44561071的博客
04-29 396
发现$ceil($clog2(N)/$clog2(R))没有得到一个对的结果，进而发现$clog2(N)/$clog2(R)得到的竟然也不是一个小数，查了下。也就是说$clog2返回的是int类型，而int在sv中的除法得到的也是int，要得到小数的话得用$itor转成real再开始除法。所以最终是用了$ceil($itor($clog2(N)) / $itor($clog2(R)))
verilog $clog2 取位宽函数
qq_41137205的博客
04-06 5035
/定义 function integer clogb2(input integer size);endend//使用//PIX位宽问题在于：1、每次使用到计算PIX位宽时都需要定义该函数，工作量重复、效率较低。2、因为函数定义在模块内部，无法对输入输出信号使用该函数。
verilog 中的 log2
poena的博客
05-19 8037
对数的作用 log2是指2的对数，对于二进制的计算机系统来说非常有用。比如，10bits的地址线，可寻址的地址空间为2^10。那么反过来对于1024深的地址空间，需要多少bits的地址线？需要用log2（depth）来计算。 如何求对数 system verilog 有系统函数$clog2可以实现2的对数。但是系统函数使用上有一定的缺陷。比如1的对数，数学上 log2(1)=0 没有问题。但是工程上就有问题了。仍然拿memory举例，深度为1的memory，地址位宽仍然需要1bits（不存在0bit的信号）
位宽计算的系统函数$clog2,这些是你需要知道的【Verilog高级教程】
热门推荐
weixin_43698385的博客
03-15 1万+
如何使用$clog2进行位宽计算，什么是$clog2，$clog2的优势和案例，Xlinix老版本开发套件的错误，其他math functions往期【Verilog】高级教程文章。
Verilog自编函数clog2替代SV中的系统函数$clog2
徐大康的博客
11-07 1万+
先放函数，已验证和$clog2输出一致，注意需满足输入n ≥ 1。 // 返回以2为底的n的对数 function integer clog2 (input integer n); n = n - 1; for (clog2 = 0; n > 1; clog2 = clog2 + 1) n = n >> 1; endfunction 一.为什么需要以2为底n的对数的函数 在Verilog编写代码过程中，经常需要根据一个常量来定义一个变量的位宽，例如，要编写一个计数器，计.
10-Verilog HDL任务与函数设计.7z
03-05
在这个"10-Verilog HDL任务与函数设计.7z"的压缩包中，包含的是关于使用Verilog进行任务和函数设计的实践项目和可能的Vivado仿真工程。 1. **Verilog HDL基础**： Verilog HDL是一种基于C语言的语法，允许工程师以...
SPI verilog代码，已通过仿真与FPGA验证。
05-08
本项目提供的SPI verilog代码已经过仿真和FPGA验证，这意味着它可以可靠地工作在实际硬件中，为开发者节省了大量时间和精力。 Verilog是一种硬件描述语言（HDL），用于设计和验证数字系统的逻辑。在SPI接口的实现中...
verilog-math:Verilog中的数学函数
05-07
该库使用python脚本自动生成和流水线逻辑函数。 在组件文件夹中可以找到用Verilog编写的预生成的IP内核。 每个组件均已完全流水线化，并且在固定数量的时钟周期后可以预期输出值。 每个块的等待时间都可以在Verilog...
关于verilog阻塞赋值与非阻塞赋值的一些浅见
08-10
下面是关于verilog阻塞赋值与非阻塞赋值的一些浅见： 一、verilog阻塞赋值 阻塞赋值是verilog中的一种赋值方式，属于活跃事件，计算完RHS（Right Hand Side）立即更新左值。在阻塞赋值期间，其他语句不能执行，即...
设计与验证Verilog HDL电子书光盘
06-02
《设计与验证》以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用Verilog HDL...
流片验证过的wishbone接口的I2C总线verilog 代码
08-24
本主题聚焦于一个已经通过流片验证的Wishbone接口与I2C总线的Verilog实现。 Wishbone接口是一个开放标准的片上系统（SoC）互连规范，它定义了如何在不同模块之间传输数据。这个接口提供了通用性和可扩展性，使得...
41-Verilog HDL随机函数设计.7z
03-17
通过学习这个项目，你可以了解如何在Verilog中有效地利用随机函数进行硬件验证，以及如何在Vivado环境中搭建和运行仿真工程。这将有助于提升你的FPGA设计和验证技能，使你能更好地应对复杂的设计挑战。
system verilog $clog2的使用
weixin_42916702的博客
11-30 1万+
下面使system verilog手册的原文描述 The system function $clog2 shall return the ceiling of the log base 2 of the argument (the log rounded up to an integer value). The argument can be an integer or an arbitrary sized vector value. The argument shall be treated as an
xilinx的$clog2函数
HHH的博客
01-08 1万+
软件：vivado 说明： $clog2这个计算是log2，就是求2对数，比如 log2（8） = 3 ； 转载： 根据xilinx官网介绍。 在vivado中$clog2，它能编译通过，但是在实际中，它的底数是自然数e=2.71828.。。 所以在调用这个的时候要小心。 这里可以用一个function函数处理： function integer funclog2; input integer value; begin value = va...
verilog clog2函数实现记录
weixin_42899756的博客
12-02 199
beginend/*应用*/
在Verilog中使用assign语句时可以调用$clog2函数吗
05-29
在Verilog中，assign语句用于连续赋值，不能在其中直接调用函数。但是，可以在模块内使用$clog2函数，将其结果赋值给一个参数或者局部变量，然后在assign语句中使用该参数或者局部变量。 例如，下面的代码中，使用$clog2函数计算addr_width参数的值，并将其赋值给局部变量addr_width_local。然后，在assign语句中使用addr_width_local作为addr变量的位宽： ``` module example ( input [31:0] data_in, input [15:0] addr_in, output reg [addr_width-1:0] addr, output reg [31:0] data_out ); localparam addr_width_local = $clog2(16'h1000); assign data_out = data_in; assign addr = addr_in[addr_width_local-1:0]; endmodule ``` 需要注意的是，$clog2函数的结果必须是一个整数，否则会产生编译错误。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值