时钟设置的关键性寄存器

1、xPLL_LOCK：
xPLL_LOCK寄存器主要控制PLL锁定周期的。注（这里的x代表A、M、E、V）
2、xPLL CON / xPLL CON0 / xPLL CON1
xPLL_CON寄存器主要用来打开 / 关闭PPL倍频电路，设置PLL的倍频参数，查看锁定状态等。
3、CLK_SRC（n ~ 6）
CLK_SRC寄存器是用来设置时钟来源的（这里是N选一选那个），对应时钟框图的MUX开关。
4、CLK_SRC_MASKn
CLK_SRC_MASK决定MUX开关n选1后是否能继续通过。默认的时钟都是打开的，好处是不会因为某个模块的时钟关闭而导致莫名其妙的问题，坏处是功耗控制不精细、功耗高。
5、CLK_DIVn
各模块的分频器参数配置
6、CLK_GATE_x
类似于CLK_SRC_MASK（源时钟开关），对时钟进行开关控制，控制最终输出时钟源的开关。
7、CLK_DIV_STATn

8、CLK_MUS_STATn
这两类状态位寄存器，用来查看DIV和MUS的状态是否已经完成还是在进行中（分频是否已经成功）。

总结：其中最重要的寄存器有3类：CON、SRC、DIV。其中CON决定PLL倍频到多少，SRC决定走那一条路，DIV决定分频多少。