xPLL_LOCK:控制PLL锁定周期
xPLL_CON / xPLL_CON0 / xPLL_CON1
PLL_CON寄存器主要用来打开/关闭PLL电路,设置PLL的倍频参数,查看PLL锁定状态等
CLK_SRCn(n:0~6)
用来设置时钟来源的,对应时钟框图中的MUX开关
CLK_SRC_MASKn
决定MUX开关n选1后能否继续通过。默认都打开,不会因为自己关闭后不记得开,导致某个模块开无法使用,坏处功耗高
CLK_DIVn
各模块的分频器参数配置
CLK_GATE_x
类似于CLK_SRC_MASK,对时钟进行开关控制
CLK_DIV_STATn
CLK_MUX_STATn
两个都是状态寄存器,用来查看DIV和MUX的状态是否完成还是在进行中(分频器和倍频器工作不能在瞬间完成,需要时间)
总结:最重要的三个寄存器:CON,SRC,DIV。其中CON决定PLL倍频多少,SRC决定走哪一路,DIV决定分频多少