本次项目使用xc6slx45-3cg324l内部的slice分布共有6822个,触发器有54576;每一个slice有四个LUT和8个触发器以及两个独立进位链,3个数据选择器MUX;
1.进位链的j接口结构:
CI:是上一个CARRY4的进位输出,位宽为1;
CYINT:是进位初始化,位宽为1
DI:数据的输入(两个加数的任意一个),位宽为4
SI:两个加数的异或,位宽为4
O:加法输出结果,位宽为4
CO:是进位输出,位宽是4
carry4的原理如下:
初始的CYINIT=0,初始的CIN=0;假设两个数相加a=1000,b=1100,则最后输出为8+12=20;则S=0100,DI=1100(也可以是a),
最后输出的{CO3,O3,O2,O1,O0},只有一个进位链进入到下一个级联中,一个carry对应4个触发器的最终输出&#x
TDC进位链
于 2022-05-17 15:07:31 首次发布