HDLBits练习
文章平均质量分 81
HDLBits练习
AR42
这个作者很懒,什么都没留下…
展开
-
HDLBits练习 Circuits;Karnaugh Map to Circuits
HDLBits练习 Circuits;Karnaugh Map to Circuits原创 2021-05-05 10:47:05 · 321 阅读 · 0 评论 -
HDLBits练习 Circuits;Combinational Logic;Arithmetic Circuits
HDLBits练习 Circuits;Combinational Logic;Arithmetic Circuits原创 2021-05-03 16:17:31 · 233 阅读 · 0 评论 -
HDLBits练习 Circuits;Combinational Logic;Multiplexers
Verilog Language;Multiplexers1.2-to-1 multiplexer2.2-to-1 bus multiplexer3. 9-to-1 multiplexer4. 256-to-1 multiplexer5. 256-to-1 4-bit multiplexeralways 以及 case ,casez 用法在Procedures三目运算符 用法在More Verilog Features1. +:与 -:的基本语法:[起始地址+:位宽] = [起始原创 2021-04-24 16:54:24 · 211 阅读 · 0 评论 -
HDLBits练习 Circuits;Combinational Logic;Basic Gates
Basic Gates0.常用逻辑门符号1.Wire2.GND3.NOR4.Another gate5.Two gates6.More logic gates7.7420 chip8.Truth tables9.Tow-bits equality10.Simple circuit A11.Simple circuit B12.Combine circuits A and B13.Ring or vibrate?14.Thermostat15.3-bit population count16.Gates an原创 2021-04-22 14:12:15 · 396 阅读 · 0 评论 -
HDLBits练习 Verilog Language;Procedures
Verilog Language;Procedures1.Alwaysblock12.Alwaysblock23.Always if1.Alwaysblock11.always语句的基本语法always @(敏感事件列表)begin: 块名块内局部变量定义;过程赋值语句;end例:module half_adder(a,b,en,c); input a,b,en; output reg[1:0] c; always@(a or b or原创 2021-04-12 22:12:23 · 697 阅读 · 0 评论 -
Verilog 数值型常量
目录数值型常量中的整数表示数值型常量中的整数表示指定格式为位宽 ’进制 数值例8'b10001101 //位宽为8位的二级制数,100011018'haf //位宽为8位的16进制数,101011115'd29 //位宽为5位的10进制数,111016'o41 //位宽为6位的八进制数,1000018'b1 //位宽为8位的二进制数,000000018'h11 //位宽为8位的16进制数,00010001...原创 2021-04-10 13:25:21 · 467 阅读 · 0 评论 -
HDLBits练习 Verilog Language;More Verilog Features
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、pandas是什么?二、使用步骤1.引入库2.读入数据总结Gamma公式展示 Γ(n)=(n−1)!∀n∈N\Gamma(n) = (n-1)!\quad\foralln\in\mathbb NΓ(n)=(n−1)!∀n∈N 是通过 Euler integralΓ(z)=∫0∞tz−1e−tdt .\Gamma(z) = \int_0^\infty t^{z-1}e^{-t}dt\,.Γ(z)=∫0∞tz−1e−原创 2021-04-17 13:37:58 · 485 阅读 · 2 评论 -
HDLBits练习 Verilog Language;Modules:Hierarchy
Verilog Language;Modules:Hierarchy1.Modules2.Module pos3.Module name4.Module shift5.Module shift86.Module add7.Module fadd8.Module cseladd9.Module addsub存在的问题1.Modules模块例化的基本语法:模块名 实例名 (定义连接 port 信号);//按端口名称申明与端口顺序无关mod_a instance1(.out(c),.in1(wa),.原创 2021-04-10 15:30:20 · 296 阅读 · 0 评论