【血泪教训】Altium Designer隐藏覆铜层导致PCB电路板未加工隐藏层

Altium Designer隐藏覆铜层导致PCB电路板未加工隐藏层

血泪教训！！！

事情经过是这样的

测试板PCB Layout完成后，隐藏铺铜层，方便check，隐藏操作如下图所示，选择“隐藏所有”或“隐藏选中铺铜”后，顶层与底层铺铜层将被隐藏

如下图所示，顶层与底层铺铜层被隐藏，现在打开“铺铜管理器”

如下图所示，铺铜管理器中“已隐藏”可以勾选与取消勾选。如果勾选，再点击“确认”，铺铜层将被隐藏；如果取消勾选，再点击“确认”，铺铜层将显示

截至目前感觉一切正常，但是嘉立创制作的PCB板，顶层与底层没有铺铜，导致元器件GND独立。 AD17英文版找到问题，如下图所示，打开“铺铜管理器”

如下图所示，铺铜管理器中“Shelved”中文版翻译为已隐藏，其实真正含义是：搁置的，废置不用的。因此勾选后，铺铜层不是隐藏了，实际是被废置不用了

正确的隐藏铺铜层操作，如下图所示，Ctrl+D打开“视图配置”，选择铺铜隐藏，即可实现铺铜层隐藏

切换AD17英文版，如下图所示，Hidden：隐藏。故该方式才是隐藏铜层的正确做法

其实DRC可以发现上述错误，下图是绘制完成PCB时的DRC，无错误

如果在铺铜管理器中勾选已隐藏铜层，即错误隐藏铜层做法，DRC出现如下错误：Modified Polygon Violation Polygon Shelved (Bottom Overlay-No Net) on Bottom Layer

如果在“视图配置”选择铺铜隐藏，即正确隐藏铜层做法，DRC无错误

反思和总结

• 1、确认投PCB时，即错误隐藏铜层后，应该再次运行DRC
• 2、正确和规范使用Altium Designer软件，避免出现“自以为这样做正确”
• 3、尽量使用英文版Altium Designer软件，避免类似问题再次出现

希望本文对大家有帮助，上文若有不妥之处，欢迎指正

分享决定高度，学习拉开差距