一起学ZYNQ
关注
分享
扫一扫
文章平均质量分 84
记录学习ZYNQ的点点滴滴！
鲁棒最小二乘支持向量机
某知名芯片设计公司--AE工程师
展开
-
一起学习用Verilog在FPGA上实现CNN----(八)integrationFC设计
一起学习用Verilog在FPGA上实现CNN----integrationFC设计原创 2023-02-22 12:02:46 · 3692 阅读 · 10 评论 -
一起学习用Verilog在FPGA上实现CNN----(七)全连接层设计
一起学习用Verilog在FPGA上实现CNN----全连接层设计原创 2023-02-13 18:05:47 · 8233 阅读 · 4 评论 -
一起学习用Verilog在FPGA上实现CNN----(六)SoftMax层设计
一起学习用Verilog在FPGA上实现CNN----SoftMax层设计原创 2023-02-10 21:02:37 · 5880 阅读 · 2 评论 -
一起学习用Verilog在FPGA上实现CNN----(五)integrationConv设计
一起学习用Verilog在FPGA上实现CNN----integrationConv设计原创 2023-02-07 17:01:14 · 3232 阅读 · 8 评论 -
一起学习用Verilog在FPGA上实现CNN----(四)池化层设计
一起学习用Verilog在FPGA上实现CNN----池化层设计原创 2023-01-03 20:00:00 · 10452 阅读 · 16 评论 -
一起学习用Verilog在FPGA上实现CNN----(三)激活层设计
一起学习用Verilog在FPGA上实现CNN----激活层设计原创 2022-12-19 20:00:00 · 5613 阅读 · 3 评论 -
ZYNQ之FPGA学习----SPI协议驱动模块仿真实验
FPGA学习SPI协议驱动模块仿真实验原创 2022-12-17 14:57:56 · 2170 阅读 · 0 评论 -
一起学习用Verilog在FPGA上实现CNN----(二)卷积层设计
一起学习用Verilog在FPGA上实现CNN----卷积层设计原创 2022-12-13 21:00:00 · 18162 阅读 · 18 评论 -
ZYNQ之FPGA学习----EEPROM读写测试实验
FPGA学习EEPROM读写测试实验原创 2022-12-12 19:00:00 · 1703 阅读 · 0 评论 -
一起学习用Verilog在FPGA上实现CNN----(一)总体概述
一起学习用Verilog在FPGA上实现CNN----总体概述原创 2022-12-09 21:00:00 · 14818 阅读 · 9 评论 -
ZYNQ之FPGA学习----IIC协议驱动模块仿真实验
FPGA学习IIC协议驱动模块仿真实验原创 2022-12-03 11:49:30 · 1922 阅读 · 0 评论 -
ZYNQ之FPGA学习----UART串口实验
FPGA学习UART串口实验原创 2022-11-28 12:40:21 · 3361 阅读 · 1 评论 -
ZYNQ之FPGA学习----FIFO IP核使用实验
FPGA学习FIFO IP核使用实验原创 2022-11-25 16:01:24 · 2271 阅读 · 0 评论 -
ZYNQ之FPGA学习----RAM IP核使用实验
FPGA学习RAM IP核使用实验原创 2022-11-21 21:00:00 · 2047 阅读 · 0 评论 -
ZYNQ之FPGA学习----MMCM/PLL IP核使用实验
FPGA学习MMCM/PLL IP核使用实验原创 2022-11-18 21:00:00 · 2842 阅读 · 0 评论 -
ZYNQ之HLS学习----开篇实验
ZYNQ之HLS学习开篇实验原创 2022-11-17 21:00:00 · 1102 阅读 · 0 评论 -
Vivado 设计实现时报错The design is empty的解决方案(亲测有效)
[Place 30-494] The design is empty原创 2022-11-17 16:37:50 · 8121 阅读 · 7 评论 -
ZYNQ之嵌入式学习----开篇实验Hello World
ZYNQ嵌入式SDK开篇实验Hello World原创 2022-11-16 20:00:17 · 1401 阅读 · 0 评论 -
ZYNQ之FPGA学习----Vivado功能仿真
Vivado进行功能仿真原创 2022-11-15 21:00:00 · 5108 阅读 · 0 评论 -
ZYNQ之FPGA学习----Vivado软件使用
Vivado软件基本使用原创 2022-11-14 19:58:14 · 4282 阅读 · 0 评论 -
ZYNQ之FPGA学习----Verilog HDL语法(2)
Verilog硬件描述语言基本语法原创 2022-09-10 23:44:47 · 2978 阅读 · 0 评论 -
ZYNQ之FPGA学习----Verilog HDL语法(1)
Verilog硬件描述语言基本语法原创 2022-09-08 19:52:56 · 1263 阅读 · 0 评论 -
Vivado HLS生成IP核报错的解决方案(亲测有效)
ERROR: [IMPL 213-28] Failed to generate IP原创 2022-09-04 22:44:39 · 2025 阅读 · 0 评论