在quartus分配管脚的时候出现如下问题:Error (169181): Cannot place I/O pin LD_Discharge[10] with I/O standard 3.3-V LVTTL in pin location 11 -- possible switch coupling with I/O pin spi_sclk in pin location 12.
12管脚属于DCLK,是一个多功能复用管脚,在工程中我用做普通IO使用。11管脚属于普通IO管脚,用做输出。
查阅文档,造成出现上述问题的原因是Toggle Rate规则检查,可以百度一下这个问题。解决方案就是在11管脚或12管脚添加一个约束就可以。IO_MAXIMUM_TOGGLE_RATE assignment to 0 MHz,在pin planner中设置如下图所示。
也可以在assignment editor中设置:
然后重新编译工程,解决这问题。