简单Makefile的编写

在一个较大的工程中，工程的源文件按不同的类型、功能、模块分类，这样给我们在编译的过程中就增加了较大的工程量，并且有些还有可能要进行一些较为复杂的操作。编译一次还可以，但我们在调试的过程中不可能只编译一次，为了解决这个麻烦，做到一劳永逸。我们就可以通过编写makefile将这些需要执行的步骤写进去。<因为makefile就像一个shell脚本语言一样，也可以执行操作系统的命令。>然后调用make命令。整个工程完全自动编译。
makefile的通用结构

#以‘#’开头的行表示注释

#定义变量VAR ,强行赋值为test
VAR = test
#在VAR之前定义的值后面再追加APP这个值，这时该变量值的扩展为testapp
VAR +=  testapp
#如果之前VAR没有被定义则定义并使用testapp；否则使用之前的值
VAR ？=testapp
#第一条目标为总的目标
#依赖可以是文件（目录）或为其他目标
#动作可以是linux命令，动作的那一行必须以TAB键开头
target：depend1  depend2 depend3 . . .
[TAB] action1
[TAB] action2

target1:
[TAB] action1
[TAB] action2

**注意：**目标可以只有依赖没有动作，也可以只有动作没有依赖。
如果目标有依赖它将先执行依赖再执行动作

如下是我的简单代码示例：

APPNAME = temper_client   //编译后的文件名
LIBPATH = /home/iot/luofang  //路径

LDFLAGS += -L${LIBPATH}

CC = gcc

all:    //总目标
        ${CC} temper_client.c  -o ${APPNAME} -lcrc ${LDFLAGS} -lsqlite3 
clean:
        rm -f ${APPNAME}

运行结果及分析：

在执行make命令之后该路径下增加了一个 编译后的可执行文件 temper_client

运行该文件

要执行出总目标之外的其他目标，只要执行 make+目标名 就行