相关代码:附件2
1. 软件平台
vivado2019.1web
2. 硬件平台
PYNQ_Z2
3. 具体操作流程
3.1 新建一个工程
新建立一个工程hdmi_vdma
create BD
如果不想手动连线请转到此处:利用tcl命令设计(建议使用Tcl方式)
add zynq - IP
run block automation
配置PYNQ参数,使能HP0口,用于VDMA快速读取DDR3
配置时钟,FCLK_CLK0配置为100Mhz,FCLK_CLK1配置为142MHz,这个时钟用于VDMA
配置中断,使能IRQ_F2P,用于接收PL的中断响应信号
因为使用了boardfile,bu不需要做其他配置,点击OK