FPGA学习
关注
分享
扫一扫
不知名的小咸鱼
这个作者很懒，什么都没留下…
展开
-
pynq_z2自定义IP核-双通道、同相、任意频率和占空比的pwm发生器
1. 软件平台vivado2019.12. 硬件平台PYNQ_Z23. 目的旨在利用PS端来控制PWM波的频率占空比以及启动和关闭。在这里不做太复杂的功能。4. 自定义IP核如果是刚接触vivado，可以参考vivado-PYNQ_Z2-SDK入门教程如果没有自定义IP核的经验，可以事先查看博客自定义IP核详细流程两路pwm波，这里设置用两个16位数据...原创 2019-10-05 16:50:31 · 1926 阅读 · 1 评论 -
PYNQ_Z2自定义IP核
1. 软件平台vivado2019.12. 硬件平台PYNQ_Z23. 具体实现流程首先先建立一个vivado工程如下（参考https://blog.csdn.net/qq_42263796/article/details/101828046）点击Tools,选择create and pakage new IP，再点击Next按下图方式选择，点击Next，...原创 2019-10-02 18:10:12 · 3930 阅读 · 0 评论 -
FPGA-verilog-写数字钟
1. 硬件平台 Cyclone IV 和6个数码管2. top levelmodule num_show( input clk,rst, output wire oclk, output [7:0]num_out, output [7:0]n_oled, output [5:0]Cs_out, output wire clk_1M); wire CLK...原创 2019-10-01 17:57:29 · 1229 阅读 · 0 评论 -
verilog写流水灯
代码如下：module first_led( input clk,rst, output wire out_clk, output reg [7:0]oled);reg [24:0]count;parameter data =25'd2000000;assign out_clk = clk;always @(posedge clk or negedge rst)beg...原创 2019-09-24 16:23:23 · 3966 阅读 · 2 评论