(15)UVM 序列

最新推荐文章于 2024-01-11 11:30:11 发布

数字IC小白的日常修炼

最新推荐文章于 2024-01-11 11:30:11 发布

阅读量721

点赞数 9

分类专栏：验证方法学/UVM 文章标签： uvm 数字IC验证 systemverilog verilog 芯片

本文链接：https://blog.csdn.net/qq_42419590/article/details/121319886

版权

UVM 序列

在UVM世界，利用其核心特性，在创建了组件和顶层环境，并且完成组件之间的TLM端口连接以后，接下来就可以使得整个环境开始运转了。
在经过一番实践，掌握了组件之间的TLM通信方式，开辟了建筑之间的道路、桥梁和河道以后，就可以进入紧张繁忙的物流期了。
运转的必要条件是组件之间需要有事务(transaction)传送，这就同管道连接好后需要引入水流一样。
接下来关于UVM序列，主要围绕下面几个核心词来阐述它们的作用、分类以及之间的互动关系:
1.sequence item
2.sequence
3.sequencer
4.driver
如果按照交通道路的车流来打比方，sequence就是道路，sequence item是道路上行驶的货车，sequencer是目的地的关卡，而driver便是最终卸货的地方。
从软件实施层面来讲，这里的货车是从sequence一端出发的，经过了sequencer，最终抵达driver。
经过driver的卸货，每一辆货车也就完成了它的使命。
driver对每一件到站的货物，经过扫描处理，将它们分解为更小的信息量，提供给DUT。
UVM测试的结束是由sequence侧决定而不是driver侧决定的。

关注