小白莲的操作系统day09-3.1（06-11）

基本分页存储管理的概念（难）

知识总览

什么是分页存储

重要的数据结构–页表

为了能知道进程的每个页面在内存中存放的位置，操作系统要为每个进程建立一张页表。
注：页表通常存在PCB（进程控制块）中。

1.一个进程对应一张页表。
2.进程的每个页面对应一个页表项。
3.每个页表项由“页号”和“块号”组成。
4.页表记录进程页面和实际存放的内存块之间的映射关系。

重点重点重点

由于页号是隐含的，因此每个页表项占3B，存储整个页表至少需要3*（n+1）B。

注：页表项连续存放，因此页号可以是隐含的，不占存储空间（类比数组）；

页表记录的只是内存块号，而不是内存块的起始地址！
J号内存块的起始地址 = J * 内存块大小

问题二：如何实现地址的转换

进程在内存中连续存放时，操作系统是如何实现逻辑地址到物理地址的转换的？

将进程地址空间分页之后，操作系统该如何实现逻辑地址到物理地址的转换？

子问题：如何确定一个逻辑地址对应的页号、页内偏移量？

逻辑地址结构

知识回顾与重要考点

基本地址变换结构

重点理解、记忆基本地址变换机构（用于实现逻辑地址到物理地址的转换的一组硬件机构）的原理和流程。

基本地址变换机构可以借助进程的页表将逻辑地址转换为物理地址。
通常会在系统中设置一个页表寄存器（PTR），存放页表在内存中的起始地址F和页表长度M。
进程未执行时，页表的始址 和 页表的长度放在进程控制块（PCB）中，当进程被调度时，操作系统内核会把它们放到页表寄存器中。

注意：页面大小是2的整数幂
设页面大小为L，逻辑地址A到物理地址E的变换过程如下：

对页表大小的进一步探讨

知识回顾与重要考点

具有快表的地址变换结构

知识总览

什么是快表（TLB）

快表，又称联想寄存器（TLB，translation lookaside buffer），是一种访问速度比内存快很多的高速缓存（TLB不是内存！），用来存放最近访问的页表项的副本，可以加速地址变换的速度。与此对应，内存中的页表常称为慢表。

引入快表后，地址的变换过程

局部性原理

知识回顾与重要考点

两级页表

知识总览

单级页表存在的问题

如何解决单级页表的问题？

两级页表的原理、地址结构

如何实现地址变换

需要注意的几个细节

知识回顾与重要考点

基本分段存储管理方式

知识总览

分段

进程的地址空间：按照程序自身的逻辑关系划分为若干个段，每个段都有一个段名（在低级语言中，程序员使用段i名来编程），每段从0开始编址。

内存分配规则：以段为单位进行分配，每个段在内存中占据连续空间，但各段之间可以不相邻。

分段系统的逻辑地址结构由段号（段名）和段内地址（段内偏移量）所组成。如：

段表

地址变换

在这里插入图片描述

分段、分页管理的对比

知识回顾与重要考点

段页式管理方式

知识总览

分页、分段的优缺点分析

分段+分页 = 段页式管理

段页式管理的逻辑地址结构

段表、页表

如何实现地址转换

知识回顾与重要考点