【IC设计】EDA palyground使用

有时候我们在外地无法使用vivado等工具来进行Verilog编程，可以使用这个在线网站www.edaplayground.com
这个笔记记录一些需要注意的点：

它会自动帮我们建立一个testbench.sv，里面写入testbench，需要注意的是，添加新的.v文件时需要手写扩展名.v
在保存文件时，需要选中所需要的编译器，如Synopsys的vcs

Testbench.sv

1.需要在testbench的initial块中添加 '$dumpfile(“dump.vcd”); $dumpvars;以便查看波形。
2.testbench中需要将要实例化的模块包含进去，使用`include “模块名.v”