FPGA(六):FPGA与modelsim联合仿真之PLL分频和倍频

有时候我们需要不同频率的时钟信号,而fpga本身是不能产生这些信号的,这时候就需要使用到fpga的IP核来生成,下面使用fpga与modelsim的联合仿真来展示。

如:
原信号为100MHz,现在想利用IP核生成50MHz和150MHz的信号

主程序

module ip_filetest(
	input clk,
	input areset,
	output  clk50,
	output  clk150,
	output  locked
	);
	
	pll	pll_inst (
	.areset ( areset ),
	.inclk0 ( clk ),
	.c0 ( clk50 ),
	.c1 ( clk150 ),
	.locked ( locked )
	);
	
endmodule 

测试程序

`timescale 1 ns/ 1 ps
module ip_filetest_vlg_tst();

reg areset;
reg clk;
// wires                                               
wire clk50;
wire clk150;
wire locked;
                        
ip_filetest i1 (   
	.areset(areset),
	.clk(clk),
	.clk50(clk50),
	.clk150(clk150),
	.locked(locked)
);
initial                                                
begin                                                  
    areset <= 1'b1;
	 clk <= 1'b0;
	 #100
	 areset <= 1'b0;
	 #1000 $stop;
end                                                    
always   #5 clk <= ~clk;                                              
                                                   
endmodule

仿真结果

在这里插入图片描述

  • 3
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 2
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值