2021年秋招面经分享·字节跳动【芯片工程师-系统架构】

最新推荐文章于 2024-06-20 17:01:18 发布

努力的卑微小陈

最新推荐文章于 2024-06-20 17:01:18 发布

阅读量5k

点赞数 7

分类专栏：个人秋招面经总结文章标签：面试数字通信芯片硬件

本文链接：https://blog.csdn.net/qq_43132308/article/details/120022037

版权

16 篇文章

订阅专栏

如果想参考本人背景情况的可见这篇概述

如果有还没投字节的小伙伴，可以直接通过这个链接投递：
https://job.toutiao.com/campus/m/position/list?external_referral_code=7A6EX48
也可以扫以下二维码投递：

============================ 正文开始 ==============================
【时间线】

PS：红字表示我当时没答出来的问题，蓝字表示面试官/我的解答。

面试官京腔重，聊high了所以没时间撕代码了，但是华为应该不会这样。

自我介绍；
介绍一下APB；
APB中3个状态的跳转是怎么跳转的；
AXI中valid和ready的使能条件；
时序约束一般怎么约束的？
AXI的outstanding是啥？
AXI-Stream支持out-of-oder吗？
Cache中有哪些替换策略；
Cache中的直接映射、多路组相联、全相联描述一下；
大致讲一下最熟悉的项目的一些关键点（强调不想听算法细节）；
MMU听说过吗？ -实则是CPU中虚拟地址转换成物理地址的部件，如果深入追问可能会问到TLB的概念，其本质上就是地址的cache。
问A和B频率相同相位未知，中间传输数据用FIFO做跨时钟域处理，问FIFO的深度至少要多少？ -时间给的不多，所以没答对，但是本质上需要依据CDC的延时来考虑，询问答案后说要2x3+1=8个
提问环节
a）培训流程 -今年第一次招人，大概还没有完善的培训流程，但是肯定有人带
b）做的系统的具体方向 -说的很泛泛而谈，但是大致就是做一些加速 IP 挂在总线上，但是强调了用 AMBA，CPU是买的
c）以后是否有考虑自己做 -这个不好做，国内专门做的性能也没有多好，未来规划属于公司上层领导们探讨的事，所以不方便回答，但是感觉短暂时间之内只是做加速器

三道代码题，人都麻了，而且对面好像时间很多的样子，安安静静地看我码（PS，面试官在美国，但是是中国人）

被巨巨吊着打，这个巨巨管上海和北京，看面相感觉60岁了……所以一定要好好看看微波固态电路QAQ。不过后来发现好像所有人的三面都被问的是这几个问题……

自我介绍
SRAM和DRAM的区别
从反相器的角度解释一下什么是静态功耗和动态功耗
CDC处理有哪些
PDC处理有哪些，延伸问了从高压到低压以及从低压到高压 -本质上询问的是跨电压域的一些必要操作——level shifter
100MHz方波怎么得到100MHz正弦波 -提示让我从傅里叶变换的角度分析，最后其实就需要一个低通滤波器就行
如果电路中出现浮空，在仿真中会是什么状态 -我一开始以为是高阻态，后来想到是不定态，大佬还给我解释为啥不是高阻态，为啥是不定态
100MHz时钟怎么得到50MHz时钟（二分频）
提问环节
a）不同base的业务有区别吗？ -北京和上海分部做的东西是一样的，只是北京人多
b）后续面试流程？ -应该只有一个HR面了（群里说有4轮技术面的，可能不是一个岗位吧）
c）询问面试官一些自我提升的建议？建议我先去他们部门实习实习，实习可以了解很多底层的原理而非只懂电路（但是我也说了教研室不让实习，后来他也意识到字节实习招聘已经结束了）