spi通信fpga实现

fpga实现spi通信。注意产生的分频时钟不能直接用于信号的采集中，因为直接使用的话就是到时候布线的话会导致布线的时候用数据线这样会导致数据的延时。接下来的所有的信号都用div_clk_flag 同步

在这里插入代码片
//时钟分频计数模块
always@(posedge clk or negedge rst_n)
	if(!rst_n)
		div_clk_cnt <= 0;
	else if(div_clk_cnt == H_DIV_CYC)
		div_clk_cnt <= 0;
	else
		div_clk_cnt <= div_clk_cnt + 1'b1;
//分频时钟不允许做寄存器的触发时钟，也就是不能卸载always块的触发列表中
always @(posedge clk or negedge rst_n)
	if(rst_n == 1'b0)
		clk_p <= 1'b0;
	else if(div_clk_cnt == H_DIV_CYC)
		clk_p <= ~clk_p;	
		
assign clk_n = 	~clk_p;
//分频时钟标志模块
always@(posedge clk or negedge rst_n)
	if(!rst_n)
		div_clk_flag <= 0;
	else if(clk_p == 1'b0 && div_clk_cnt == H_DIV_CYC)
		div_clk_flag <= 1;
	else
		div_clk_flag <= 0;