RTL Coding Style：Clock信号作为数据输入?

最新推荐文章于 2022-07-06 20:01:45 发布
最新推荐文章于 2022-07-06 20:01:45 发布
阅读量1.4k 收藏 3
点赞数
分类专栏： DC实践 文章标签： DC 综合 Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43365647/article/details/102768201
版权
在《Verilog数字VLSI设计教程》中，作者提到一个异步置数和清零的例子，该例子在综合时遇到错误，因为使用了时钟信号`clk2`作为条件判断。DC综合器报错，指出不能将时钟作为数据。解决方案包括去掉条件语句或通过额外的wire来间接判断，但后者可能导致面积和速度下降。文章指出，将时钟作为数据输入会导致问题，并引用DC综合器的特性——'Garbage in, garbage out'，强调正确输入的重要性。" 111753614,10295232,CentOS 7 配置 Nginx 使用 fcgiwrap 支持 Python CGI,"['Nginx', 'fcgiwrap', 'CGI', 'Linux']
摘要由CSDN通过智能技术生成

《Verilog数字VLSI设计教程》里2.4节 第一步 异步置数和清零的例子，光盘里给的代码是

  always@(posedge clk2, negedge pre_n, negedge clr_n)
    begin
    // Put the assertion local to the device that it 
    // is intended to check:
    `ifdef DC
    `else
    if (pre_n==1'b0 && clr_n==1'b0)
      $strobe("\n***Time=%04d.  pre_n=%01b and clr_n=%01b asserted.\n"
             , $time, pre_n, clr_n);
    `endif
    //
    if      (clr_n == 1'b0) 
             QpreClearReg <= 1'b0; // clear has priority.
    else if (pre_n == 1'b0) 
             QpreClearReg <= 1'b1;
    else if ( clk2 == 1'b1) 
             QpreClearReg <= D;
    end

综合的时候提示Error: clock used as data

这是由于使用了条件判断 if(clk2==1’b1)，括号中只能是数据，如果是clock信号，DC会报错。

解决办法：
1、这条语句不写条件也是可以的
综合出来的正确的电路如图所示

最低0.47元/天 解锁文章
王见王见
关注
专栏目录
时钟门控技术-clock gating
梅菜扣肉
10-06 4425
目录 1、时钟门控技术简介 2、门控单元结构图 3、时钟门控的生成 1、时钟门控技术简介 降低动态功耗的主要技术手段之一是时钟门控技术，clock gating技术，是指在电路中插入时钟门控单元，在电路不需要工作的时候控制时钟关闭，降低所有不工作电路的翻转次数，降低动态功耗。 2、门控单元结构图 3、时钟门控的生成 时钟门控单元时由综合工具自动生成的，能根据RTL代码风格自动生成，但需要按固定的写法才能生成门控单元...
用verilog产生一个和时钟相同的信号用作数据
weixin_41155581的博客
09-08 1040
input clk; input scan_clk; input scan_mode; input rstn; output clk_d; wire clk_inv; CKMX2N1( .i0(clk), .i1(scan_clk), .s(scan_mode), .o1(clk_inv) ); reg clk_r, clk_f; always@(posedge clk or negedge rstn) if(~rstn) clk_r <= 1’b0; else clk_r <= ~clk_r;
use of clock signal in expression not supported
tanfuz的博客
04-07 996
不能在表达式中使用时钟信号。 always @(posedge clk_in) begin bt1120_clk_output <= clk_in;//不能在表达式中使用clk信号 rstn_d1 <= rst_n; rstn_d2 <= rstn_d1; end
RTL_Coding_Style
11-10
关于本文档 本文档规定了RTL代码的编写规范。 RTL开发语言：Verilog HDL coding分datapath，controller等独立模块；此风格在RTL设计中尤为重要！！！！！
Verilog RTL Coding Style.pdf
05-11
Verilog RTL Coding Style.pdf 台湾清华大学的资料，希望对大家有用
RTL coding style资料包
06-13
opencores_coding_guidelines.pdf. RTL_coding_hints.pdf simul-mismatch.pdf Talk about BiT length .pdf
不同的verilog代码风格看RTL视图之一
kaopuguyue110的博客
05-09 9046
刚开始玩CPLD/FPGA开发板的时候使用的一块基于EPM240T100的板子，alter的这块芯片虽说功耗小体积小，但是资源还是很小的，你写点稍微复杂的程序，如果不注意coding style，很容易就溢出了。当时做一个三位数的解码基本就让我苦死了，对coding style的重要性也算是有一个比较深刻的认识了。 本文引用地址：http://www.eepw.com.cn/article/
verilog RTL级代码编写指导（20篇精华文章）
12-09
verilog RTL级代码编写指导（20篇精华文章）目录： Actel HDL Coding Style Guide； Advanced High-level HDL Design Techniques for Programmable Logic； Designing Safe Verilog State Machines with Synplify； fpga优秀设计的十条戒律； Guide to HDL Coding Styles for Synthesis； IEEE P1364.1_IEEE Standard for Verilog Register Transfer Level Synthesis； IEEE P1364.1D1.4_Draft Standard for Verilog RTL Synthesis； Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!； Practical FSM Analysis for Verilog； Re-timing for Performance Improvement in FPGA Designs； RTL Coding Styles That Yield Simulation and Synthesis Mismatches； State Machine Coding Styles for Synthesis； State machine design techniques for Verilog and VHDL； Synthesis and Simulation Design Guide； The Verilog Golden Reference Guide； Verilog Coding Style for Efficient Digital Design ； Verilog HDL Coding(Motorola)； Verilog HDL Synthesis A Practical Primer； Xilinx：HDL Coding Style ； 可综合的Verilog语法（剑桥大学，影印）。
Altera-Recommended-HDL-Coding-Style.rar_coding style_style
09-19
Altera公司作为 FPGA（Field-Programmable Gate Array）领域的领导者，提供了一套推荐的HDL编码风格，以促进高效、可读性强和易于维护的代码编写。本篇文章将深入探讨这些编码规范，并讨论它们如何影响HDL到RTL...
主要讲verilog可综合性的coding style，还不错
07-15
SNUG系列的精短文章，主要讲verilog可综合性的coding style，相信做IC或者FPGA开发的人员对sung的文章一定都如雷贯耳吧，
实习日记02 #coding style #状态机
m0_69842567的博客
07-06 201
摸鱼日记
verilog RTL编程实践 笔记 第三课 第四课
qq_38453556的博客
11-12 637
第三课 Timing #数字 表示经过多长时间 begin……end 表示顺序执行；fork……end表示并行执行。 Continuous Assignments Syntax assign #del <id> = <expr> #del表示延时，属于可选项；<id>表示net的名字 Properties 1.都是并发执行的 2.互相独...
Coding Style注意
技术无捷径，一步一脚印
05-29 682
写出干净易懂的代码需要遵循一定的编码规范，下面是目前总结的一些经验，持续补充加强： 1 函数参数统一Camel 大小写方式，传值如TimeCost, 指针采用* pTimeCost表示； 2 局部变量统一小写，用下划线隔开，采用time_cost方式表达;如为指针，则采用* p_time_cost方式表达； 3 结构体/枚举/整形int等变量统一Camel大小写方式，如 typed
verilog 写rtl注意事项_Verilog RTL编程实践 4_2 视频笔记
weixin_34902131的博客
12-29 173
控制最好用状态机来做。除了触发器，就会出现latchcoding style 避免出现latchcode switch 需要就认为生成一些latchmodule 同步复位输入输出if、else成对出现而这边少一个else说明：reset为0——清零g——1——通过变量为高电平时任何信号都可以传过去低电平就锁定了——latch(电路功能)与触发器建模的不同：生成latch——生成flip-flopm...
TimeQuest定时分析的基本概念
热门推荐
shanghaiqianlun的专栏
03-17 1万+
TimeQuest定时分析的基本概念            全面的静态定时分析包括寄存器到寄存器、I/O、异步复位路径的分析，TimeQuest定时分析工具使用数据要求时间（data required time）、数据到达时间（data arrival time）、时钟到达时间（clock arrival time）来验证电路性能和检测可能的违例。TimeQuest分析工具确定满足设计正常
2021-08-27
m0_58881377的博客
08-27 5602
1.关于亚稳态的描述错误的是（A） A.多用几级寄存器打拍可以消除亚稳态。 B.亚稳态是极不稳定的，理论上来讲处在亚稳态的时间可以无限长。 C.亚稳态稳定到0或者1，是随机的，与输入没有必然的关系。 D.如果数据传输中不满足触发器的建文时间Tsu和保持时间Th，可能产生亚稳态。 A 多级寄存器无法完全消除亚稳态 2.一段程序如下，请问在45这个时刻上，A B的值各是多少（） fork begin A=1； #20 A=0； #30 A=1； #50 A=0; end begin B=1； #20 B=
date与clock详解与区别
chen__yang_的博客
10-22 3283
linux系统中有两种时钟： 　　系统时钟：由linux内核通过cpu的工作频率进行计时，系统启动时内核会自动读取硬件时钟，然后由系统时钟独立运行，之后所有的linux的指令与函数都是读取系统的时钟设定 　　硬件时钟：主板时钟设备进行计时，可通过bios进行设置。 1.date详解 （1）date常规作用 用于查看Linux系统时间 使用方式 : date [-u] [-d datestr] [-s datestr] [–utc] [–universal] [–date=datestr] [–set=dat
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值