Python与FPGA开发结合
文章平均质量分 70
呜呼啦呼_l
这个作者很懒,什么都没留下…
展开
-
Vivado抓信号——提高效率的工具化生成XDC(Python脚本)
Python版本的抓信号工具原创 2024-04-07 10:10:48 · 1080 阅读 · 0 评论 -
Python与FPGA开发结合(一)—— 生成指定速率的以太网帧模拟数据源
Python与FPGA开发结合(一)- 生成指定速率的以太网帧模拟数据源在输入栏中填写指定的6字节的目的MAC、6字节的源MAC、20字节的IP头、8字节的UDP头、用户时钟周期(ns)、需要产生的帧速率(Mbps)、产生的帧帧长(字节)、需要产生的帧数量,之后点击生成,就可以在当前文件夹生成一个名为ethernet_source的.v文件,其中包含一个task,用于产生指定格式的帧。用户可以根据需求,在MAC_ADDR后面的0800处修改以太网帧类型,DATA可自定义数据内容。原创 2023-08-30 15:48:04 · 188 阅读 · 0 评论