建立时间/保持时间为负是什么情况

最新推荐文章于 2024-09-08 13:34:59 发布
最新推荐文章于 2024-09-08 13:34:59 发布
阅读量1.7k 收藏 21
点赞数 19
分类专栏： 数字IC入门 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43433724/article/details/137797309
版权

目录


在说明建立时间和保持时间为何为负的情况下，首先可以看看建立时间Tsu和保持时间Th的由来，可参考如下两篇文章：

建立时间和保持时间理解_为什么要满足建立时间和保持时间-CSDN博客

ic基础|时序篇：浅谈负的建立时间和保持时间成因_触发器建立时间负的-CSDN博客

在这里插入图片描述

D触发器的结构如图所示，在时钟上升沿，对于触发器来讲，主锁存器此时已经锁存数据D，并且从锁存器开始准备锁存数据。 由于主锁存器锁数据也是需要时间的，即在clk上升沿之前，clk=0的时候，主锁存器就开始锁存数据了（数据从D到主锁存器的输出需要时间），所以要有建立时间（即clk上升沿之前数据保持稳定的时间）；

在clk 从0~1 上升沿变化时，此时AND2 门的输入需要t1时间才会变成1，即需要t1时间才会开始锁存数据D；

如果在上升沿时，数据突然变化（即不满足保持时间要求），那么此时如果D需要在t2时间传到与门AND2处，如果t2 < t1, 那么主锁存器锁存的数据将是数据D变化后的值；所以，clk上升沿后数据需要保持一段时间；

建立时间为负

在这里插入图片描述

建立时间为负是可能的。上图中的意思大致是这种情况发生在最小的时钟路径可能会比数据路径慢。

结合D触发器结构图及上述建立时间产生的原因，当触发器内部时钟路径的延迟相对于数据路径较大时，时钟从源点传递到主D锁存器的与门时需要花费很长的时间，而数据从D端口传递到主锁存器的输出需要的时间要小于这部分时间，即使数据相对源节点的clk上升沿晚一会出发，依然可以先于作用在主D锁存器与门的clk’到达，并且稳定输出在主D锁存器的输出。

可以参考下面这篇文章：

ic基础|时序篇：浅谈负的建立时间和保持时间成因_触发器建立时间负的-CSDN博客

在这里插入图片描述

在这里插入图片描述

将图中的D’认为是主D锁存器的输出，可以发现D’先于clk’到达，就是上述介绍的情况，可以对应着理解。

保持时间为负

在这里插入图片描述

在这里插入图片描述

对于保持时间为负，我们对应着上图理解，由于数据路径延时相较于时钟路径延时导致很大，即使数据比时钟早输入，但依然会比时钟沿晚到，在真正的所存点依然能够满足保持时间要求。

从二者为负的原因可知，setup和hold不能同时为负值，而且二者之和必须为正。

参考

然后也看到一个个人认为比较正确的，对于hold up为负为何数据路径时延相对较大的解释，链接如下：

保持时间为负 - 后端讨论区 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

在这里插入图片描述

时序分析、时序约束和时序收敛（8）--关于时序路径、时钟悲观度和建立时间/保持时间的一些问题
孤独的单刀
01-03 9658
关于时序路径、时钟悲观度和建立时间/保持时间的几个问题分享给大家？
ic基础|时序篇：浅谈负的建立时间和保持时间成因
demayiya的博客
02-27 1567
总结一下，之所以有的地方建立时间和保持时间可以为负值，只是因为观察点不同，时间上在锁存器的端口上，建立时间和保持时间仍然为正值。最后还需要提一下，虽然建立时间和保持时间可以为负值，但是只能两者之一为负，且两者之和必须大于0！
TimeQuest中取值为负数的建立时间问题
miffywm的博客
05-12 1219
TimeQuest中取值为负数的建立时间问题 使用quartus进行时序分析中发现TimeQuest中utsu出现负值，问题原因及分析如在下链接： https://www.veryarm.com/127446.html 结论： TimeQuest在这一点上是没错的。负的建立时间是特定时序模型的特点，模型在器件上不同的位置具有不同的特征参数。负的建立时间和寄存器靠近引脚有关。我们不必关心，交给工具去处理好了。 ...
数字IC前端学习笔记：负的建立时间和保持时间
前进，才知道自己的渺小
09-08 1546
建立时间和保持时间是触发器的两个重要的时序参数：建立时间(setup time)指的是在有效时钟沿前，数据必须到达并稳定的时间；保持时间(hold time)指的是在有效时钟沿后，数据必须仍然稳定的时间。
详解FPGA中的建立时间与保持时间（转）
suixintt的博客
08-08 3388
概念 对于一个数字系统而言，建立时间和保持时间可以说是基础中的基础，这两个概念就像是数字电路的地基，整个系统的稳定性绝大部分都取决于是否满足建立时间和保持时间。但是对于绝大部分包括我在内的初学者来说，建立时间和保持时间的理解一直都是一个很大的困扰，尽管概念背得住，但是却没有理解这其中的精髓。这篇文章主要是讨论一下我对于这两个时间的理解。 首先我们先来看看维基百科中对建立时间(Setup tim...
建立和保持时间
xiebingsuccess的博客
06-14 1127
在实际的同步数字系统中，数据必须先于进行采样的时钟脉冲边沿到达。达到这一目标所需要的最短时间称为“建立时间”。 除了先于时钟脉冲边沿到达外，数据必须在时钟脉冲边沿保持一定时间，这一时间称为“保持时间”。保持时间可以为负，此时数据在时钟脉冲边沿到达前便已结束；可以为零，此时数据保持到时钟脉冲边沿采样；也可以为正，此时数据保持到时钟脉冲边沿采样完毕后一段时间。 ...
EDA/PLD中的输入引脚的建立和保持时间要求
11-17
首先看看对输入引脚的建立和保持...“负”的建立时间要求表示数据可以在时钟到达FPGA引脚之后到达FPGA。在时钟路径中使用DOM或PLL时这种情况是可能的。 类似地，输入保持时间（Hold）要求也是对FPGA引脚的要求，“正
时序分析基本概念介绍——建立时间和保持时间
qq_34326957的博客
06-03 1万+
静态时序分析中最基本的就是setup和hold时序分析，其检查的是触发器时钟端CK与数据输入端D之间的时序关系。解决时序收敛的问题也是静态时序分析中的主要任务。
输入引脚的建立和保持时间要求
01-19
首先看看对输入引脚的建立和保持...“负”的建立时间要求表示数据可以在时钟到达FPGA引脚之后到达FPGA。在时钟路径中使用DOM或PLL时这种情况是可能的。 类似地，输入保持时间（Hold）要求也是对FPGA引脚的要求，“正
解读高速数/模转换器(DAC)的建立和保持时间
10-21
本应用笔记定义了高速数/模转换器(DAC)的建立和保持时间，并给出了相应的图例。高速DAC的这两个参数通常定义为“正、负”值，了解它们与数据瞬态特性之间的关系是一个难点，为了解决这些难题，本文提供了一些图例。
一起学时序分析之建立/保持时间裕量
weixin_54358182的博客
12-01 6655
裕量，英文名称叫做“Slack”。我们在Vivado实现后的报告中常常能看到这样一栏：上面我们一直提到了一个词：裕量。究竟如何理解“裕量”这个词呢？所谓的裕量字面上理解就是多出来的量，之前的文章中我们讨论过建立时间和保持时间的概念。对于建立时间，我们要求信号在建立时间之前就要稳定下来，至于具体提前了多久，那就得用“建立裕量”WNS和TNS进行衡量。对于保持时间，我们要求信号要在保持时间之后才可以变换，至于延后了多久，那就得用“保持裕量” WHS，THS进行衡量。
建立时间和保持时间学习笔记
sdbzlh的专栏
08-21 2052
这个概念是针对时序逻辑块或芯片之间的数据传输的。   逻辑块A和逻辑块B 要有一个参考点，一般情况下是这两个芯片接口处的一个时钟信号的一个时钟沿。 比如A向B传数据，相对于这个时钟信号的某一个沿来说， A的数据准备好的时刻超前或滞后与这个时钟沿的时间成为：建立时间； A的数据小时的时刻超前或滞后与这个时钟沿的时间成为：保持时间；   如果你这个时钟沿选取的离这个数据准备好或者消失的
当VIVADO中时序报告中的建立时间和保持时间不对的时候，应该如何修改呢？
qq_38374491的博客
05-29 1万+
1、首先要学会看vivado中的时序报告 Vivado时序报告中涉及到的参数： 1）setup建立 WNS（Worst negative Slack）：最坏负松弛，所有时序路径上的最坏松弛，用于分析最大延迟。WNS为负数的时候表示有问题，为正时表示没有冲突。 TNS(Total Negative slack)：总的负松弛，当只考虑每个时序路径端点最坏的冲突时，所有WNS的和。当满足所有的时序约束时，为0ns；否则，有冲突时，为负数。 Number of Failing Endpoints（失败端点的个数）
DC report_timing 报告分析（STA）
热门推荐
sinat_29862967的博客
12-15 4万+
每一个path都有专属的slack，slack值可以是正，0或者负。某一个path拥有最坏的slack的话则称之为 critical path critical path拥有最大的负slack值。若是所有的path都没有时序违规，则slack都是正数，此时最小的那个slack则是critical path。 负数critical paths意味着某一组的path都是critical path。 路径可以被分组(group)来得到各自的时序分析，时序报告和优化。 【时序报告】示例 Startpoint: I_
静态时序分析 第三章 标准单元库
面朝大海
11-03 9631
和温度、电压这些物理量不同，工艺不是一个可以计量的变量。它可以是缓慢(Slow)、典型(Typical)或者快速(Fast)工艺之一，它的存在是为了数字化表征或验证。所以，工艺值为1.0（或者其他值）代表什么？答案如下：库文件的特征化是非常耗时的，对各种工艺角进行特征化可能需要数周的时间。这个工艺变量的设置允许在特定工艺角下特征化的库文件，可以在不同的工艺角下计算时序。工艺的k系数可以从特征化的工艺到目标工艺进行延迟减免。像之前提到的，减免系数会在时序计算中引入误差。跨工艺的减免尤其不准确，所以很少使用。
FPGA工程综合后出现WNS或TNS为负的问题处理
DevWizard的博客
08-07 4469
通过优化时序约束、减少资源占用、时序优化以及增加时钟约束等方法，可以帮助解决FPGA工程综合后出现WNS或TNS小于零的问题。同时，在设计过程中要合理设置约束并进行综合前的仿真和验证，以确保设计能够满足所需的时序要求。通过增加时钟约束，可以使综合工具对设计进行更严格的时序优化，从而减小WNS或TNS的负值。通过优化时序约束，可以提高时序容忍度，从而减少WNS或TNS为负的可能性。这个简单的逻辑可能不会导致WNS或TNS为负的问题，但在实际设计中可能会遇到更复杂的情况。
建立时间和保持时间的理解以及电压温度对他们的影响
行则终至
08-21 4519
建立时间和保持时间的理解
建立时间裕量与保持时间裕量的简单理解
Reborn Lee
09-22 7701
之前刚接触FPGA时候，了解到时序约束这一块，遇到一个概念就是建立时间裕量以及保持时间裕量，让人十分费解； 如今秋招已过，也见过许多这种类型的题目，但是大多类似，都是如下模型； 很久以前也有过仔细分析，但是总觉得繁复，让人看了有些恐怖，需要求数据要求时间和数据到达时间，然后建立时间裕量等于数据要求时间减去数据到达时间。如：建立裕量 这样理解也没有问题，可以推出数据的建立裕量： 上面...
Skew<−Tclk导致建立时间违例应该怎么解决
最新发布
04-04
<think>好的，用户现在的问题是当Skew小于负的时钟周期（Skew < -Tclk）导致建立时间违例时，应该如何解决。首先，我需要回顾之前关于Clock Path Skew的讨论，特别是负值的影响。 用户之前已经了解了负Skew可能对建立时间不利，但现在的场景更极端，Skew的绝对值超过了时钟周期，这显然会导致严重的建立时间违例。我需要确保回答覆盖根本原因和具体解决方法。 首先，要确认用户是否理解Skew和Tclk的关系。Skew是时钟到达时间的差异，而Tclk是整个时钟周期。当Skew的绝对值超过Tclk，意味着目标寄存器的时钟比源寄存器早到了超过一个周期，这会极大压缩数据路径的时间，导致建立时间无法满足。 接下来，我需要分析可能的原因。比如，时钟树设计可能存在严重不平衡，目标寄存器的时钟路径延迟远小于源寄存器，或者约束设置错误，比如手动指定的时钟延迟不正确。此外，物理布局问题，比如目标寄存器离时钟源太近，而源寄存器在远端，也可能导致这种情况。 然后，解决方法需要分步骤。首先检查约束是否正确，尤其是手动设置的时钟延迟是否合理。然后考虑物理优化，比如调整时钟树综合策略，增加目标寄存器的延迟，或插入缓冲器。数据路径优化也是关键，减少组合逻辑延迟，或者重新布局关键路径的元件。此外，调整时钟频率可能作为临时解决方案，但长远来看需要优化设计。 还要注意用户可能的背景。他们可能是数字设计工程师，遇到时序问题，需要具体的工具命令和设计策略。例如，使用Vivado或PrimeTime中的命令来调整约束或分析时钟树。需要提供具体的示例代码，如Tcl命令或SDC约束，帮助用户实际操作。 另外，用户可能没有明确提到是否已经尝试过某些方法，所以需要覆盖全面的解决方案，包括检查约束、物理优化、数据路径优化、时钟结构调整等。同时，强调在极端情况下可能需要架构调整，如插入流水线级，这会影响设计，但能有效减少单周期内的压力。 最后，总结关键步骤，确保用户能够按优先级处理问题，并理解每个步骤的影响。需要提醒用户，Skew超过Tclk是严重问题，通常需要综合性的优化，而不仅仅是局部调整。</think>当时钟路径偏移（Clock Skew）满足 $\text{Skew} < -T_{\text{clk}}$ 时，建立时间违例（Setup Violation）将变得极其严重，因为此时数据路径的可用时间被压缩为 **负值**。以下是系统性解决方案： --- ### **一、根本原因分析** #### 1. **物理意义** 当 $\text{Skew} = T_{\text{capture}} - T_{\text{launch}} < -T_{\text{clk}}$ 时，说明： - 目标寄存器（Capture FF）的时钟到达时间 **比源寄存器（Launch FF）提前超过一个时钟周期** - **数据路径有效时间窗口** 被压缩至 $T_{\text{clk}} + \text{Skew} < 0$，导致无法满足建立时间 #### 2. **典型诱因** | 类型 | 示例 | |--------------|----------------------------------------------------------------------| | 时钟树失衡 | 目标寄存器位于时钟树主干，源寄存器位于末端分支（延迟差异极大） | | 约束错误 | 手动设置 `set_clock_latency` 时误操作（如目标路径延迟被低估） | | 物理布局异常 | 目标寄存器靠近时钟源，而源寄存器远离时钟源且路径负载极高 | --- ### **二、优先解决方向** 需 **同时优化时钟路径和数据路径**，以下按优先级排序： --- #### **1. 检查并修正时钟约束** **步骤**： - **验证时钟延迟定义**：确保 `set_clock_latency` 未错误指定 - **同步时钟源**：检查是否因跨时钟域（CDC）导致极端偏移 **工具命令示例（Vivado/PrimeTime）**： ```tcl # 检查时钟网络延迟 report_clock_networks -skew -verbose # 重新约束时钟源延迟 set_clock_latency 1.5 [get_clocks clk] -source # 统一指定源端延迟 ``` --- #### **2. 时钟树综合（CTS）优化** **目标**：强制平衡时钟树，限制 $\|\text{Skew}\| < 0.3 \cdot T_{\text{clk}}$ **方法**： - **增加时钟树缓冲级数**：在目标寄存器路径插入延迟单元 - **调整时钟树分支权重**：优先优化高扇出分支 **工具命令示例**： ```tcl # 设置CTS目标偏移量 set_clock_tree_options -target_skew 0.2 \ -clock [get_clocks clk] # 强制插入缓冲器 insert_buffer -cell BUFX4 [get_pins capture_ff/CLK] ``` --- #### **3. 数据路径优化** **目标**：减少 $T_{\text{data\_path}}$，补偿负Skew的影响 **方法**： - **逻辑重组**：拆分组合逻辑，减少关键路径级数 - **物理布局调整**：将关键路径元件布局在相邻区域 **工具命令示例**： ```tcl # 设置关键路径最大延迟约束 set_max_delay -from [get_cells launch_ff] \ -to [get_cells capture_ff] 0.8*Tclk # 强制布局优化 place_design -post_cts_optimization -effort high ``` --- #### **4. 动态调整时钟频率** **临时方案**：若设计允许，降低时钟频率以缓解违例 $$ T_{\text{clk\_new}} = T_{\text{clk}} + |\text{Skew}| + \text{Setup\_Margin} $$ **风险**：牺牲性能，仅适用于非关键模块 --- ### **三、极端场景处理（Skew < -Tclk）** 若上述方法仍无法解决，需 **架构级修改**： #### **1. 插入流水线级（Pipeline Stage）** **原理**：将单周期路径拆分为多周期路径（$N=2$），缓解时间窗口压力 ```verilog // 原始逻辑 always @(posedge clk) begin capture_data <= launch_data_processed; end // 修改后（插入一级流水） reg [N-1:0] pipe_stage; always @(posedge clk) begin pipe_stage[0] <= launch_data_processed; pipe_stage[N-1:1] <= pipe_stage[N-2:0]; // 级联传递 capture_data <= pipe_stage[N-1]; end ``` #### **2. 异步时钟域处理** **适用场景**：若数据传递允许跨时钟域 - 添加异步FIFO或握手协议 - 使用双触发器同步器（2-FF Synchronizer） --- ### **四、验证流程** 1. **CTS后分析**： ```tcl report_clock_trees -summary # 检查Skew分布 report_timing -setup -max_paths 100 # 验证最差路径 ``` 2. **Signoff检查**： ```tcl check_timing -verbose # 检查约束一致性 update_timing -full # 重新计算时序 ``` --- ### **关键结论** | 问题严重度 | 解决方案优先级 | 预期效果 | |------------------|-------------------------|------------------------------| | $\text{Skew} < -T_{\text{clk}}$ | 1. CTS优化 + 流水线插入 | 消除负时间窗口，恢复时序收敛 | | 伴随保持时间违例 | 2. 数据路径重组 + 布局优化 | 同步改善建立/保持时间余量 | **注**：若 $\text{Skew} < -T_{\text{clk}}$ 持续存在，通常表明 **时钟树结构或物理设计存在根本性缺陷**，需重新评估布局策略或RTL架构。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值