1. NOT gate
Q:
- 用assign语句描述一个非门。
A:
module top_module(
input in,
output out );
assign out = !in;
endmodule
2. AND gate
Q:
- 用assign语句描述一个与门。
A:
module top_module(
input a,
input b,
output out );
assign out = a&b;
endmodule
3.NOR gate
Q:
- 用assign语句描述一个或非门。
A:
module top_module(
input a,
input b,
output out );
assign out = !(a | b);
endmodule
4.XNOR gate
Q:
- 用assign语句描述一个异或非门(XNOR)。.
A:
module top_module(
input a,
input b,
output out );
//assign out = !((a & ~b)+(~a &b));
assign out = ~(a^b);
endmodule
5.声明导线
Q:
- 描述一下下图所示电路
创建两根中间导线(命名为想要的任何内容)以将 AND 和 OR 门连接在一起.
A:
module top_module (
input a,
input b,
input c,
input d,
output out,
output out_n );
wire w1, w2; // Declare two wires (named w1 and w2)
assign w1 = a&b; // First AND gate
assign w2 = c&d; // Second AND gate
assign out = w1|w2; // OR gate: Feeds both 'out' and the NOT gate
assign out_n = ~out; // NOT gate
endmodule