![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 82
Dayana_
这个作者很懒,什么都没留下…
展开
-
Xilinx K7_Microblaze的Tmrintc定时器中断使用(ISE14.7)
K7_Microblaze的Tmrintc定时器中断使用(ISE14.7),例程的使用以及串口打印原创 2022-06-02 15:57:42 · 1230 阅读 · 0 评论 -
关于UART-RS232在高波特率丢数据事件的秃头的一个月
前情提要,不看也行:最近做一个数字板连接一个转台的”题目“,外界设备是STM32控制的,数字板是K7的画的PCB板,两个设备的通信呢,是通过UART-RS232进行的,主要是数字板进行指令下发(18字节)给转台和数字板接收转台的回传数据(也是18字节),回传数据里有转台当前的位置信息和上次下发的指令信息等数据。由于系统对实时性要求比较高,位置信息最低也要100Hz吧,100*(18+1)*8=15200,(18字节+1停止位)也就是波特率最低也得15200吧,临近就是19200。这个转台是厂家做的,原创 2021-12-28 23:41:07 · 3481 阅读 · 0 评论 -
verilog中的inout端口与三态门、高阻态的使用
高阻态百度百科:高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定的。在电子学中,高阻态(英语:High impedance)表示电路中的某个节点具有相对电路中其他点相对更高的阻抗。这个概念在三态逻辑、上拉电阻中有所涉及。在硬件描述语言(如Verilog HDL和VHDL)中,高阻态通常用字母z来表示。当一个器件具备高电平、低电原创 2021-10-20 15:41:01 · 7260 阅读 · 0 评论 -
环境配置及FPGA程序加载/固化说明
环境配置及FPGA程序加载/固化说明安装ISE软件,与网上大多教程一致(附:ISE14.7安装教程(转) - NingHeChuan - 博客园 (cnblogs.com))。选择xsetup选择Next与Acepet,后到如图所示界面。选“ISE Design Suite System Edition”,Next~。什么都不做,Next选择安装路径,根据大家磁盘情况进行设置,这里为C盘,Next总结页,点击Install进行安装出现如...原创 2021-10-18 22:13:32 · 1449 阅读 · 0 评论