存储器ROM与RAM实验

一、 实验目的

1、掌握 FPGA 中 ROM 的设置,作为只读存储器ROM 的工作特性和配置方法。
2、用文本编辑器编辑 mif 文件配置ROM,学习将程序代码以 mif 格式文件加载于ROM中。
3、在初始化存储器编辑窗口编辑 mif 文件配置ROM。
4、验证 FPGA 中 ROM 的功能。

二、 实验要求

1、实验前认真复习 ROM 存储器部分的有关内容。
2、记录实验数据,写出实验报告,给出仿真波形图。
3、通过本实验,熟悉 FPGA 中 EAB 构成的ROM 存储器。

三、 实验原理

ALTERA 的 FPGA 中有许多可调用的模块库,可构成如 rom、ram、fifo 等存储器结构。
CPU 中的重要部件,如 RAM、ROM 可直接调用他们构成,因此在 FPGA 中利用嵌入式阵列块EAB 可以构成各种结构的存储器,ROM 是其中的一种。ROM 有 5 组信号:地址信号address[ ]、数据信号 q[ ]、时钟信号 inclock、outclock、允许信号 memenable,其参数都是可以设定的。由于 ROM 是只读存储器,所以它的数据口是单向的输出端口,ROM 中的数据是在对 FPGA 现场配置时,通过配置文件一起写入存储单元的。图 2-1-1 中的 ROM 有 3 组信号:inclk——输入时钟脉冲;instruction[31…0]——lpm_ROM 的 32 位数据输出端;a[4…0]——lpm_ROM 的 5 位读出地址。
实验中主要应掌握以下三方面的内容:
1、 ROM 的参数设置;
2、 ROM 中数据的写入,即 FILE 初始化文件的编写;
3、 ROM 的实际应用,在 GW48_CP+实验台上的调试方法。

四、 实验内容

(1)新建工程。工程名是 scinstmem.qpf。
(2)用初始化存储器编辑窗口编辑 ROM 配置文件(文件名.mif)。这里预先给出后面将要用到的指令存储器初始化文件:scinstmem.mif 。scinstmem.mif 中的数据是机器指令代码
(图 2-1-3)。
(3)模块设计。用图形编辑,使用工具 Mega Wizard Plug-In Manager,定制指令存储器
rom 宏功能块。设置地址总线宽度 address[]和数据总线宽度 q[],分别为 5 位和 32 位,并添加输入输出引脚,如图 1-2 设置和连接。
在设置 rom 数据参数选择项 file 的对应窗口中(图 1-3),用键盘输入 ROM 配置文件的路径(scinstmem.mif),然后设置在系统 ROM/RAM 读写允许,以便能对 FPGA 中的 ROM 在系统读写。
(4)全程编译。
(5)画波形文件并进行功能仿真。
(6)引脚锁定。
(7)全程编译。
(8)编程下载。下载 SOF 文件至 FPGA,改变 ROM 的地址 a[4…0],外加读脉冲,通过实验台上的数码管比较读出的数据是否与初始化数据(scinstmem.mif 中的

  • 2
    点赞
  • 39
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
LPM_ROM和LPM_RAM设计 一 实验目的 掌握FPGA中LPM_ROM的设置: 1 作为只读寄存器ROM的工作特性和配置方法; 2 学习将程序代码或数据以MIF格式文件加载于LPM_ROM中; 掌握lpm_ram_dp的参数设置和使用方法: 1 掌握lpm_ram_dp作为随即存储器RAM的设置; 2 掌握lpm_ram_dp的工作特性和读写方法; 3 掌握lpm_ram_dp的仿真测试方法。 二 实验要求 1 LPM_ROM定制和测试 LPM_ROM的参数设置: LPM_ROM中数据的写入,即初始化文件的编写; LPM_ROM的实际应用,在GW48实验台上用N0.0电路模式测试。 2 LPM_RAM定制和测试 LPM_RAM的参数设置; LPM_RAM的实际应用,在GW48实验台上用N0.0电路模式测试。 三 实验原理 用户可编程硬件FPGA芯片设计,有许多可调用参数化库模块LPM(Library Parameterized Modules),课直接调用设置,利用嵌入式阵列块EAB(Embed Array Block)构成lpm_ROM,lpm_RAM等各种存储器结构。 Lpm_ROM有5组信号: 地执信号address[]; 数据信号q[]; 时钟信号inclock、outclock; 允许信号memenable. 其参数是可以设定的。由于ROM是只读寄存器,它的数据口试单向的输出端口,数据是在对FPGA现场配置时,通过配置文件一起写入存储单元的。 Lpm_ram_dq的输入/输出信号如下: 地址信号 address[]; RAM_dqo的存储单元地址; 数据输入信号DATA[] RAM_dqo的数据输入端; 数据输出信号Q[]; RAM_dqo的数据输出端; 时钟信号CLK; 读/写时钟脉冲信号; 读写信号W/R 读/写控制信号端 数据从总线端口DATA[]输入。丹输入数据和地址准备好以后,由于在inclock上的信号是地址锁存时钟,当信号上升沿到来时,地址被锁存,于是数据被写入存储单元。数据的读出控制是从A[]输入存储单元地址,在CLK信号上升沿到来时,该单元数据从Q[]输出。W/R为读/写控制端,低电平时进行读操作,高电平时进行写操作; 四 实验步骤

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值