数字逻辑基本概念和术语

于 2023-06-13 16:52:27 发布
阅读量2.5k 收藏 24
点赞数 20
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43743146/article/details/129184268
版权

文章目录

一、数字逻辑通信基础

数字逻辑通信研究超大规模集成电路内部，诸多逻辑单元/IP信息交换。为支持大量复杂高速集成电路内部的通信，需要定制某些规则，以满足以下目的：

  1. 保证信息交换的可靠性。
  2. 在信息可靠的前提下追求最高的传输速率。
  3. 支持和保证所有参与传输的单元，具有对传输加以控制的权利和义务（不对等）。

1.1数字逻辑通信的概念和术语

1.1.1 单向传输（Uindirectional Transfer）

数据仅仅在一个方向流动，称为单向传输。

handshake
data
handshake
a
b

1.1.2 双向传输（Bidirectional Transfer）

数据仅在两个模块之间往返流动，称为双向传输。

handshake
rdata
wdata
handshake
a
b

1.1.3 存储器映射传输（Memory-Mapped Transfer）

伴随有地址信息和控制信息，访问存储器类设备的传输，称为存储器映射传输。

handshake
rdata
wdata
controller
addr
handshake
a
b

1.1.4 流传输（Streaming Transfer）

无伴随地址信息的单向或双向传输，称为流传输。

handshake
rdata
wdata
wcontroller
rcontroller
handshake
a
b

流传输定义可以是单向或双向，但大部分的电路中，流传输以单向传输（AXI的流单向化基础）

handshake
data
controller
handshake
a
b

1.1.5 无反制单向传输（Transfer Without BackPressure）

在两个模块之间发生的传输中，仅仅上游模块具传输控制权利，下游模块仅仅有被控制义务，这种权利义务不对等的形式，称为无反制流传输。

handshake
controller
a
b

1.1.6 源宿传输（Source-Sink Transfer）

单向流传输中，将上游模块接口称为源接口（Source Interface），将下游模块接口称为宿接口（Sink Interface），据此构成的通信称为源宿通信。
handshake
data
controller
handshake
source
sink
SOURCE
SINK

1.1.7 主从传输(Master-Slave Transfer)

存储器映射传输中，将发出地址和主控信息的电路逻辑，称为主机接口（Master Interface），响应地址信息和主控信息的电路逻辑，称为从机接口（Slave Interface），据此构成的通信称为主从通信。
handshake
wdata
addr
rdata
controller
handshake
master
slave
MASTER
SLAVE

1.1.8 随机传输（Random Transfer）

主从传输中，每一个数据信息都伴随以后对应的地址信息，称为随机传输。
ZX-李老师

1.1.9 突发传输（Burst Transfer）

主从传输或者流传输中，一次握手成功，传输若干个信号的传输（信号要大于一），称为突发传输。
ZX-李老师

二、无反制流传输ST

无反制流传输是一种权力义务不对等的传输，源接口具有控制权，而宿接口没有。

2.1 传输模型
data
valid
st_source
st_sink
SOURCE
SINK

st_source：源接口
st_sink：宿接口
data：信息
valid：握手信息

2.2 传输规则

源接口：

  • 源模块需要发送信息，则将信息送往data，并且将握手信息valid设置为真。
  • 源模块需要停止发送，则将握手信息valid设置为假。（data不影响信息传送的停止）

宿接口：

  • 宿接口需时刻准备着接受主机发送的握手信号valid。
  • 宿主接口接收到握手信号valid时，需立刻响应。

总结：源接口具有对传输的控制权（断言，反断言），宿接口仅仅有响应的义务。（响应源接口的命令）

2.3 传输例子

ZX-李老师

2.4 典型解决方案

上游源接口获得全部控制权，故可以直接用FSM（有限状态机）来解决。这里我用两个案例来说明。

  • 宿接口架构：
    ZX李老师

  • 宿接口状态机（SINK_FSM）状态转移图：
    ZX李老师

2.5 无反制传输设计例子一

下图所示，宿接口接收上游的8位无反制传输数据，传递给其下游的七段数码管显示电路。
任务目标：
为其设计，建模和ABV验证（基于断言的验证）
ZX-李老师

2.5.1 架构

引用典型解决方案，得到架构：
ZX李老师

2.5.2 状态转移图

引用典型解决方案的STG：
ZX李老师

2.5.3 验证架构

ABV验证架构：
ZX李老师

2.5.4 设计代码

设计模块：

`timescale 1ns / 1ps
module st_exampel1(clk, rst_n, valid, data, q, write);

    input clk, rst_n;
    input valid;
    input [7:0] data;
    output reg [7:0] q;
    output reg write;

    always @ (posedge clk)
    begin : FSM
        if (!rst_n)
            begin
                q <= 0;
                write <= 0;
            end
        else if (valid)
            begin
                q <= data;
                write <= 1;
            end
        else
            write <= 0;
    end

endmodule

仿真模块：

`timescale 1ns / 1ps
module st_exampel1_tb;

   logic clk, rst_n;
   logic [7:0] data, q;
   logic valid, write;
   
    stimulate STIM(
        .clk(clk), 
        .rst_n(rst_n), 
        .data(data), 
        .valid(valid)
    );
    
    st_exampel1 DUT(
        .clk(clk), 
        .rst_n(rst_n), 
        .valid(valid), 
        .data(data), 
        .q(q), 
        .write(write)
    );
    
    scoreboard SC(
        .clk(clk), 
        .rst_n(rst_n), 
        .data(data), 
        .valid(valid), 
        .q(q), 
        .write(write)
    );

endmodule

stimulate模块：

`timescale 1ns / 1ps
module stimulate(clk, rst_n, data, valid);

    output reg clk, rst_n;
    output reg [7:0] data;
    output reg valid;
    
    initial begin
        clk <= 1;
        rst_n <= 0;
        data <= 0;
        valid <= 0;
        
        #200ns
        @ (posedge clk)
        rst_n <= 1;
        
        #200ns
        forever begin
            @ (posedge clk)
            if (({$random} % 16)>=4)
                begin
                    data <= {$random}%256;
                    valid <= 1;
                end
            else
                begin
                    data <= 0;
                    valid <= 0;
                end
        end
    end

    always #10ns clk <= ~clk;
    
    initial #2us $stop;

endmodule

记分牌模块：

`timescale 1ns / 1ps
module scoreboard(clk, rst_n, data, valid, q, write);

    input clk, rst_n;
    input [7:0] data, q;
    input valid, write;
    
    //因为data和valid要和q和write做对比，所以要晚一拍，所以设置了data1，valid1。
    reg [7:0] data1;
    reg valid1;
    
    //产生均衡寄存器，用来对齐data和q。
    always @ (posedge clk)
    begin
        data1 <= data;
        valid1 <= valid;
    end
    
    //断言判断
    always @ (posedge clk)
    begin
        if (write) begin
            assert (q == data1)//这里if换成了断言assert，优点是断言可以做覆盖，做基于断言的验证ABV。
                $display("OK: data=%0d q=%0d",data1,q);
            else
                $error("ERROR: data=%0d q=%0d",data1,q);
        end
    end

endmodule

2.5.5 验证

功能仿真截图：
是三金呐
断言报告：
是三金呐

2.6 无反制传输例子二

下图所示的无反制流节点SE2，接收上游的8位无反制传输数据，传递给其下游的七段数码管显示电路。
ZX李老师

任务目标：

  1. 若检测到data为奇数，并且小于250，则将data+1送下游q；
  2. 若检测到data为奇数，并且大于等于250，则将data直接送下游q；
  3. 若检测到data为偶数，则将0写入下游q；
  4. 为其设计，建模和ABV验证（基于断言的验证）

2.6.1 架构

引用典型方案，得到架构：
ZX李老师

2.6.2 状态转移图

ZX李老师

2.6.3 验证架构

基于断言的验证架构：
ZX李老师

2.6.4 设计代码

设计模块：

`timescale 1ns / 1ps
module st_exampel2(clk, rst_n, valid, data, q, write);

    input clk, rst_n;
    input valid;
    input [7:0] data;
    output reg [7:0] q;
    output reg write;

    always @ (posedge clk)
    begin : FSM
        if (!rst_n)
            begin
                q <= 0;
                write <= 0;
            end
        else if (valid && data <250 && data[0])
            begin
                q <= data + 1;
                write <= 1;
            end
        else if (valid && data >= 250 && data[0])
            begin
                q <= data;
                write <= 1;
            end
        else if (valid && ~data[0])
            begin
                q <= 0;
                write <= 1;
            end
        else
            write <= 0;
    end

endmodule

验证模块：

`timescale 1ns / 1ps
module st_exampel2_tb;

    logic clk, rst_n;
    logic valid;
    logic [7:0] data;
    logic [7:0] q;
    logic write;

    stimulate STIM(
        .clk(clk), 
        .rst_n(rst_n), 
        .valid(valid), 
        .data(data)
    );

    st_exampel2 DUT(
        .clk(clk), 
        .rst_n(rst_n), 
        .valid(valid), 
        .data(data), 
        .q(q), 
        .write(write)
    );
    
    scoreboard SC(
        .clk(clk), 
        .rst_n(rst_n), 
        .valid(valid), 
        .data(data), 
        .q(q), 
        .write(write)
    );

endmodule

stimulate模块：

`timescale 1ns / 1ps
module stimulate(clk, rst_n, valid, data);

    output reg clk, rst_n;
    output reg valid;
    output reg [7:0] data;

    initial begin
        clk <= 1;
        rst_n <= 0;
        data <= 0;
        valid <= 0;
        
        #200ns
        @ (posedge clk)
        rst_n <= 1;
        
        #200ns
        forever begin
            @ (posedge clk)
            if (({$random} % 16) >= 4)
                begin
                    data <= {$random} % 256;
                    valid <= 1;
                end
            else
                begin
                    data <= 0;
                    valid <= 0;
                end
        end
    end
    
    always #10ns clk <= ~clk;
    
    initial #2us $stop;

endmodule

记分牌模块：

`timescale 1ns / 1ps
module scoreboard(clk, rst_n, valid, data, q, write);

    input clk, rst_n;
    input valid, write;
    input [7:0] data, q;

    reg [7:0] data1;
    reg valid1;
    
    always @ (posedge clk)
    begin
        data1 <= data;
        valid1 <= valid;
    end

    always @ (posedge clk)
    begin
        if (write)
            begin
                if (data1 < 250 && data1[0])
                    begin
                        assert (q == data1 + 1)
                            $display("OK1: data=%0d q=%0d", data1, q);
                        else
                            $error("ERROR1: data=%0d q=%0d", data1, q);
                    end
                else if (data1 >= 250 && data1[0])
                    begin
                        assert (q == data1)
                            $display("OK2: data=%0d q=%0d", data1, q);
                        else
                            $error("ERROR2: data=%0d q=%0d", data1, q);
                    end
                else if (~data1[0])
                    begin
                        assert (q == 0)
                            $display("OK3: data=%0d q=%0d", data1, q);
                        else
                            $error("ERROR3: data=%0d q=%0d", data1, q);
                    end
            end
    end
    
endmodule

2.6.5 验证

功能仿真截图：
是三金呐
断言报告：
是三金呐

三 、流传输

流传输是所有复杂传输的基础。或者说，任何一种复杂数字逻辑通信，都可能被化简为流传输的组合。基于此，ARM的AMBR总线协议（AXI）提出：
1.将所有的复杂的通信形式，都进行流的单向化处理。
2.使得支持流单向化的AXI协议满足所有的通信协议。

3.1 流传输模型
data
valid
ready
st_source
st_sink
SOURCE
SINK

ready：流传输的握手信息，下游的权力信号，由宿模块发出。其余均和2.1一样。

3.2 不对等规则

3.2.1 下游主动反制规则

下游主动反制规则是下游权重规则中的一种，称为SAB(Sink-Active Backpressure mode)，在SAB中下游ready有最高优先级，全程主动，上游配合下游，获得条件主动。

3.2.2 下游快速反制规则

下游快速反制规则也是下游权重规则中的一种，称为SFB(Sink-Fast Backpressure)，在SFB中仍然是下游的ready优先，但是与SAB不同的是，SFB中上游模块在没有下游信号时获得条件主动，当上游信号出现变化时，信号将被动保持，必须等待下游信号来，然后重新获得条件主动。

3.2.3 下游被动反制规则

下游被动反制规则其实是上游权重规则的一种，称为SPB(Sink-Passivity Backpressure)，下游根据上游的valid决定是否ready。

3.3 就绪潜伏期和请求潜伏期

从下游宿接口发出就绪信号ready，至上游源接口发出数据，其时钟延迟称为就绪潜伏期ReadyLatency；
从上游源接口发出valid和data，至下游宿接口响应就绪ready，其时钟延迟称为请求潜伏期ValidLatency；
这里下游宿主接口发出ready到宿主接口接收到数据或者上游源接口发出valid到上游源接口得到响应的ready，其至少两拍的时钟延迟称为访问潜伏期AccessLatency。（这里特别强调访问潜伏期不一定等于就绪潜伏期加上请求潜伏期）

3.4 对称潜伏期

数字逻辑通信中，为保证最高传输效率，其架构模型要求对称潜伏期。从输入激励有效到输出响应有效的时钟延迟，称为进入潜伏期EntryLatency；从输入激励无效至输出响应无效的时钟延迟，称为退出潜伏期ExitLatency。数字逻辑通信的流节点架构要求：Entry Latency=Exit Latency
ZX-李老师

3.5 流域Streaming和流节点

数据信息在集成电路内部，从源头经过多个节点的加工处理后，到达最下游。这样的传输路径，称为流域Streaming。其中的节点称为流节点（StreamNode）。
为了保证最高效率和正确性。可以证明，流域中若所有节点遵循唯一规则，称为单规则流域。否则为多规则流域。
对于单规则流域：

  1. 对于下游主动反制SAB或者下游快速反制SFB单规则流域，流域中的所有流节点，必须具有唯一而且相同的就绪潜伏期ReadyLatency。
  2. 对于下游被动反制SPB的单规则流域，所有流节点，必须具有唯一而且相同的请求潜伏期ValidLatency。

四、下游主动反制SAB

4.1 传输模型
data
valid
ready
sab_source
sab_sink
SOURCE
SINK

sab_source：SAB中的流传输源接口
sab_sink：SAB中的流传输宿接口
data：流传输的数据信息，单向，并且是从源流向宿
valid：流传输的握手信息，源权力信号
ready：流传输的握手信号，宿权力信号

4.2 传输规则

源接口传输规则：

  1. 源接口全程必须监听宿接口发出的就绪信号(ready)。
  2. 若源接口监听到ready为真，此时源接口进入条件主动。
  3. 源接口进入条件主动后，可以选择走，发出valid为真，并加载数据；也可以选择停，发出valid为假。
  4. 若源接口监听到ready为假，此时源接口进入被动等待。

宿接口传输规则：

  • 下游宿接口全程主动，随时根据自身需要，发出走或者停。
  • 若下游宿接口能够接收数据，则随时将ready设置为真；若不能够接收数据，则随时将ready设置为假。
  • 若下游设置为真，则后续周期必须监听valid信号，若valid为真，则必须立即捕获data数据。否则停止捕获。

4.3 传输例子时序

ZX李老师
当valid为真时传输数据，当valid为假时不用管

4.4 典型解决方案一（发散不参与源控）

下游主动反制SAB流节点的典型方案，采用流节点不参与反制。对上游的控制，称为源控（反制），对下游的控制，称为宿控。该典型解决方案一则是SAB的流节点，无源控，仅仅保留宿控。

  • 架构

ZX李老师

  • 下游就绪潜伏期发散
    证明：
    DownReadyLatency = UpReadyLatency + LogicLatency
    ZX李老师
    可以证明，在SAB的上述典型方案一中，下游就绪潜伏期满足：
    DownReadyLatency = UpReadyLatency + LogicLatency

这里：
DownReadyLatency：下游就绪潜伏期
UpReadyLatency：上游就绪潜伏期
LogicLatency：本地流节点逻辑潜伏期

4.5 下游主动反制方案设计例子一

任务目标：
下图所示的两级异或电路，SAB设计方案一，建模和ABV验证；

4.5.1 架构

ZX李老师
其ABV验证平台：

4.5.2 验证架构

ZX李老师

4.5.3 设计代码

设计模块：

`timescale 1ns / 1ps
module sab_example1(clk, rst_n, up_data, up_valid, up_ready, down_data, down_valid, down_ready);

    input clk, rst_n;
    input [7:0] up_data;
    input up_valid;
    output up_ready;
    output [7:0] down_data;
    output down_valid;
    input down_ready;

    wire [7:0] sr0_data;
    wire sr0_valid;
    
    se1_reg SR0(
        .clk(clk), 
        .rst_n(rst_n), 
        .data_in(up_data), 
        .valid_in(up_valid), 
        .data_out(sr0_data), 
        .valid_out(sr0_valid)
    );
    
    se1_reg SR1(
        .clk(clk), 
        .rst_n(rst_n), 
        .data_in(sr0_data), 
        .valid_in(sr0_valid), 
        .data_out(down_data), 
        .valid_out(down_valid)
    );

    assign up_ready = down_ready; 
    
    
endmodule

reg模块：

`timescale 1ns / 1ps
module se1_reg(clk, rst_n, data_in, valid_in, data_out, valid_out);

    parameter KEY = 8'h55;      //因为需要用异或所以定义parameter

    input clk, rst_n;
    input [7:0] data_in;
    input valid_in;
    output reg [7:0] data_out;
    output reg valid_out;

    always @ (posedge clk)
    begin
        if (!rst_n)
            begin
                data_out <= 0;
                valid_out <= 0;
            end
        else
            begin
                data_out <= data_in ^ KEY; //同一个值异或两次还原；
                valid_out <= valid_in;      //上游为真（假），下游为真（假）；
            end
    end

endmodule

仿真模块：

`timescale 1ns / 1ps
module sab_example1_tb;

    logic clk, rst_n;
    logic [7:0] down_data, up_data;
    logic down_valid, up_valid, up_ready, down_ready;

    stimulate STIM(
        .clk(clk), 
        .rst_n(rst_n), 
        .up_data(up_data), 
        .up_valid(up_valid), 
        .up_ready(up_ready), 
        .down_ready(down_ready)
    );
    
    sab_example1 DUT(
        .clk(clk), 
        .rst_n(rst_n), 
        .up_data(up_data), 
        .up_valid(up_valid), 
        .up_ready(up_ready), 
        .down_data(down_data), 
        .down_valid(down_valid), 
        .down_ready(down_ready)
    );
    
    scoreboard SC(
        .clk(clk), 
        .rst_n(rst_n), 
        .down_data(down_data), 
        .down_valid(down_valid), 
        .up_data(up_data), 
        .up_valid(up_valid), 
        .up_ready(up_ready), 
        .down_ready(down_ready)
    );

endmodule

stimulate模块：

`timescale 1ns / 1ps
module stimulate(clk, rst_n, up_data, up_valid, up_ready, down_ready);

    output reg clk, rst_n;
    output reg [7:0] up_data;
    output reg up_valid, down_ready;
    input up_ready;     //握手

    //时钟复位；
    initial begin
        clk <= 1;
        rst_n <= 0;
        
        #200ns
        @ (posedge clk)
        rst_n <= 1;
        
        #20us $stop;
    end
    always #10ns clk <= ~clk;
    
    //SAB上游源接口；
    initial begin
        up_data <= 0;
        up_valid <= 0;
        
        #200ns
        forever begin
            @ (posedge clk)
            if (up_ready)   //上游获得条件主动的前提是up_ready为真;
                begin
                    if (({$random} % 16) > 4)   //上游四分之三几率条件主动走；
                        begin
                            up_data <= {$random} % 256;
                            up_valid <= 1;
                        end
                    else                        //上游四分之一几率条件主动停；
                        up_valid <= 0;
                end
            else            //上游被动停，必须停；
                begin
                    up_valid <= 0;
                end
        end
    end
    
    //下游宿接口；
    initial begin
        down_ready <= 0;
        
        #220ns
        forever begin
            @ (posedge clk)
            if (({$random} % 16) > 4)   //下游四分之三几率主动走；
                down_ready <= 1;
            else                        //下游四分之一几率主动停；
                down_ready <= 0;
        end
    end

endmodule

记分牌模块：

`timescale 1ns / 1ps
module scoreboard(clk, rst_n, down_data, down_valid, up_data, up_valid, up_ready, down_ready);

    input clk, rst_n;
    input [7:0] down_data, up_data;
    input down_valid, up_valid, up_ready, down_ready;

    reg [7:0] mem [65535:0];     //验证存储器；
    reg up_ready1;              //上游就绪潜伏期需要均衡出来和上游的valid对齐；
    reg down_ready1, down_ready2, down_ready3;  //同理；

    integer i,j;                //验证存储器的指针，i=写指针，j=读指针；
    
    //上游就绪潜伏期均衡；
    always @ (posedge clk) 
        up_ready1 <= up_ready;
    
    //下游就绪潜伏期均衡；
    always @ (posedge clk)
    begin 
        down_ready1 <= up_ready;
        down_ready2 <= down_ready1;
        down_ready3 <= down_ready2;
    end
    
    //上游数据捕获至存储器；
    initial begin
        i <= 0;
        
        #200ns
        forever begin
            @ (posedge clk)
            if (up_valid && up_ready1)
                begin
                    mem[i] <= up_data;
                    i <= i + 1;
                end
        end
    end
    
    //下游数据捕获并且与验证存储器数据断言比较；
    initial begin
        j <= 0;
        
        #220ns
        forever begin
            @ (posedge clk)
            if (down_valid && down_ready3)
                begin
                    assert (down_data == mem[j])
                        $display("OK: up_data=%0d down_data=%0d",mem[j],down_data);
                    else
                        $error("ERROR: up_data=%0d down_data=%0d",mem[j],down_data);
                        j <= j + 1;
                end
        end
    end

endmodule

4.5.4 验证

功能仿真截图：
是三金呐
断言报告：
是三金呐

是三金呐
关注
网络安全 | 入门：理解基本概念和术语
CSDN博客专家，系统架构师，有合作、疑惑请私信博主。
12-20 3万+
网络安全 | 入门：理解基本概念和术语，网络安全是一个涵盖多个方面的重要领域，它关乎个人、组织乃至国家的信息安全与稳定。‌网络安全主要涉及保护网络环境中的数据、系统不受未经授权的访问、攻击、破坏或篡改，确保信息的机密性、完整性和可用性‌。它涉及个人信息保护、网络谣言与网络暴力防治、网络安全法律法规遵守、网络安全技术防范以及网络安全意识提升等多个方面。只有全社会共同努力，才能构建更加安全、稳定的网络环境。
深度解析数字I/O和逻辑分析仪常用术语
07-26
迟滞是指数字逻辑器件在判断输入信号从低电平转变为高电平或从高电平转变为低电平的过程中，存在一个电压范围，在此范围内，输入信号的变化不会立即被检测到。迟滞的作用在于提高系统的抗干扰能力，防止因噪声导致的...
数字逻辑课件数字逻辑
04-03
数字逻辑数字逻辑数字逻辑数数字逻辑字逻辑数字数字逻辑逻辑
数字逻辑的一些基本运算和概念
weixin_33854644的博客
09-09 744
进制转换 基数：计数制中所用到的数字符号的个数，比如基数为R的计数制中，含0，1···R-1共R个数字符号，进位规律是“逢R进1”，称为R进制。 位权：在一种进位计数制表示的数中，用来表明不同数位上数值大小的一个固定的常数。不同数位有不同的位权。 比如2进制：10001，第一个1位上的位权为 2^4，第二个1位上的位权为 2^0。 并列表示法：比如 1001001. 多项式表示法：按权展开：...
数字逻辑基础
bleauchat的博客
12-28 1086
                数制 原码、反码、补码           二进制代码           
数字逻辑 Chapter 1——基本知识
CoLin的pwn小屋
04-29 396
数电第一章
数字逻辑
uchihalyn的博客
09-04 291
数字孪生体概念和术语体系 (2).pdf
06-22
根据数字孪生体和数字孪生系统的逻辑结构，本标准将数字孪生体的概念和术语体系分成以下四个大类：数字孪生体相关、数字线程相关、实体相关和分类框架相关。 本标准中定义了一些关键的术语，例如数字孪生体...
1基本概念和术语1
08-03
本文将深入探讨数据结构的基本概念和术语。 首先，我们要理解什么是数据。数据是客观事物的符号表示，它是计算机处理的基础。在计算机科学中，数据可以是任何能够输入到计算机并被处理的信息，如数字、字符、图像或...
数字逻辑电路 ADCDAC名词术语.doc
07-07
在计算机科学和电子工程领域，数字逻辑电路是基础且至关重要的组成部分，特别是在处理模拟和数字信号的转换过程中。本文将详细解析与ADC（模数转换器...理解这些基本概念对于深入掌握数字逻辑电路和信号处理至关重要。
数字逻辑pdf
07-09
数字逻辑优秀的pdf，帮组更轻松学习数字逻辑
数字逻辑与CPU
10-21
数字电路课件，用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。
数字逻辑基础（复旦大学）
05-17
复旦大学数字逻辑基础课件，很值得看看，具体，深刻
数字逻辑信号测试系统设计
05-13
本次课程设计要求，设计从60s到0s的倒计时秒表。设计1s的时钟脉冲信号产生电路，通过减数计数器逐次减1，通过数码管显示出来。 根据题目要求，采用多谐震荡电路产生1秒的脉冲信号。个位，十位计数器，各用一个计数器控制。将多谐振荡电路产生的秒脉冲加到个位计数器输入端，再由个位计数器进位输出端作为十位计数器输入信号，从而完成60秒到0秒的计数。为完善秒表功能，新增复位，报警功能，能灵活启动和停止秒表。
数字逻辑（计科专业）
liangcha_xyy的博客
05-22 5996
内容做了一点修正
【数字逻辑】数字逻辑基础(1)-数制/码制/逻辑代数
weixin_43934591的博客
04-08 1678
1 数制 1.1 基础概念   （1）计数符号：0,1,2,3…A,B,C…   （2）进制规则：逢n进一   （3）位置计数法:∑mnbiyi\textstyle\sum_m^nb_iy^i∑mn​bi​yi 1.2 n/十进制转换     1.2.1 n进制转十进制   &n...
数字逻辑：重要基础知识点整理（不定时更新）
IC Beginner的博客
07-14 3697
写在前面：最近发现之前学的好多东西都一知半解，一方面是时间久了，另一方面也是没有定期回顾。因此写下这篇博客来监督自己查缺补漏、时常温习一些数字逻辑的基础知识。之后也会写一些其他方面的知识。若内容有任何不对或存疑处，请务必在评论区指出，纠正我的知识误区，也避免误导阅读这篇博客的网友。非常感谢！ 1 二进制的符号位、原码、反码、补码、位扩展 1.1 有符号数signed及其符号位S、无符号数unsigned 有符号数signed才有符号位S（S=0表示正数，S=1表示负数），N bit有符号整数的二进制编码.
【数字逻辑】——逻辑函数及其简化（学习笔记）
HinsCoder的博客
12-05 8299
1849年英国数学家乔治，布尔（ George Boole ）首先提出了描述客观事物逻辑关系的数学方法﹣布尔代数。1938年克劳德．香农（ Claude E . Shannon ）将布尔代数应用到继电器开关电路的设计，因此又称为开关代数。随着数字技术的发展，布尔代数成为数字逻辑电路分析和设计的基础，又称为逻辑代数。它在二值逻辑电路中得到广泛应用。
数据结构的基本概念和术语
06-12
数据结构是计算机科学中的基础概念之一，它是指一组数据元素以及在这些数据元素之间的各种关系，以及对它们进行操作的方法和技术。 以下是一些数据结构的基本概念和术语： 1. 数据元素：指一组数据的集合，可以是一个数字、一个字符串、一个对象等。 2. 数据结构：指数据元素之间的逻辑关系以及对它们进行操作的方法和技术。 3. 线性结构：指数据元素之间的逻辑关系呈一条直线，如数组、链表、队列和栈等。 4. 非线性结构：指数据元素之间的逻辑关系不呈直线，如树、图等。 5. 存储结构：指数据结构在计算机内存中的存储方式，包括顺序存储和链式存储等。 6. 算法：指解决问题的一系列步骤，包括输入、处理和输出等。 7. 时间复杂度：指算法执行所需要的时间，通常用大O符号表示。 8. 空间复杂度：指算法执行所需要的内存空间，通常用大O符号表示。 以上是数据结构的一些基本概念和术语，了解它们可以帮助您更好地理解数据结构的原理和应用。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值