Jie_MSD的博客

除了功能验证之外，时序收敛是一个重要的里程碑，它决定了何时可以将芯片交付给半导体代工厂进行制造，芯片设计人员应该掌握有关时序Timing的参数。hold time violation 和 setup time violation 意味着电路设计不能满足时序要求！而race hazard意味着您编写的代码经过综合后实施到真实的电路上时会导致某些状态不确定。这种不确定不稳定的状态称作是亚稳态(Metastability)。同步系统中要求数据Data必须在下一个时钟上升沿之前稳定，保证寄存器可以取到正确的值。