Verilog
等待戈多。
这个作者很懒,什么都没留下…
展开
-
Vreilog RTL闪退解决方法
Vreilog RTL闪退解决方法就是打开vivado项目的时候用项目文件夹的.xpr文件打开,而不是先打开vivado再找到项目。如图所示原创 2019-11-19 09:07:36 · 592 阅读 · 0 评论 -
Verilog时钟分频
直接看代码`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Module Name: DivClk// Description: 通过对输入时钟进行分频,产生所需频率的时钟信号//// Dependencies: 此模块被顶层模...原创 2019-03-18 19:45:52 · 2412 阅读 · 3 评论