UVM(1)

在学习的苹果

于 2024-07-30 22:54:40 发布

阅读量325

点赞数 7

文章标签：开发语言

本文链接：https://blog.csdn.net/qq_44698709/article/details/140776716

版权

driver

基础要点

super.new(name,parent);

要实现main_phase：如何用item实现测试

打印

uvm_info("信息标记","具体内容",冗余级别x)：x=LOW说明非常关键，HIGH说明很低级的信息

get_full_name（）可获取uvm树中，该节点路径索引。

工厂注册

uvm_component_utils实现driver的注册后，tb使用run_test()后会自动调用driver中的main_phase

phase要点

注意在mainphase中要前后括号住

phase.raise_objection(this);
&************************&
//开始消耗仿真时间
phase.drop_objection(this)

virtual interface

为了减少软件使用真实物理DUT产生的虚拟接口

注意在类中不可以声明interface。于是我们给出virtual interface作为桥梁。

1、在tb中调用run_test()，于是我们在driver构造了virtual interface，我们需要使用config_db来实现桥梁的构建

//top_tb.sv


initial begin 
    //使用db来配置 null,"uvm_test_top","vif"（路径）  和真实的interface input_if
    uvm_config_db#(virtual my_if)::set(null,"uvm_test_top","vif",input_if);

end



//my_driver.sv

function void build_phase(uvm_phase phase);

    super.build(phase);
//检测是否成功配置
    if(!uvm_config_db#(virtual my_if)::get(this,"","vif",vif))
        `uvm_fatal("my_driver","error");
    


endfunction

注意这个config db是独立于test的。

transaction

可以理解为数据包

可以有constraint 、function、new函数

注意transaction有生命周期

env

在其中例化driver、monitor、referen model、scoreboard


`uvm_component_utils(my_env)
//要实现

my_driver drv;

virtual function void build_phase(uvm_phase phase)

    super.(phase);
//把env当成driver的parent例化
    drv = my_driver::type_id::create("drv",this);

endfunction


function new(string name = "my_driver",uvm_component parent = null);
    super.new(name ,parent);
endfunction

env和dri的两个build_phase中，爹先执行build

如此构建之后，tb的test参数为run_test("my_env");

monitor

是driver的逆向操作。interface2item

其main_phase要捕获virtual interface的数据，传给transaction

agent

包含driver'、monitor。但是其中有一个成员变量is_active表示是否需要例化driver。

if(is_active == UVM_ACTIVE)    
    drv = my_driver::type_id::create("drv",this)

然后再用env例化这个agent

在例化agent时，要记得用db传递is_active,然后在agent的new函数中实现db的get，然后create driver和monitor

reference model

作用是接受sequence（通过port从agent中的driver拿），传递给scoreboard和monitor的item做compare。

注意ap的例化后要进行链接

uvm_tlm_analysis_fifo #(my_transaction) agt_mdl_fifo;
agt_mdl_fifo = new("agt_mdl_fifo",this);

//然后在connect phase中链接port
agent.ap.connect(agt_mdl_fifo.analysis_export);
mdl.port.connect(agt_mdl_fifo.blocking_get_export);

scoreboard

1:获取reference model中的item，使用uvm_blocking_get_port

2:获取检测agent中monitor的item，也是使用uvm_blocking_get_port

field_automation

将item中的数据在注册时添加变量即可实现一些compare等函数。`uvm_field_int(x,UVM_ALL_ON)

sequence

sequence负责生成trans（uvm_do(trans))，每个sequence都有个body函数，会自动执行body的代码

uvm_do(trans)可以生成trans、随机化trans、传送给sequencer，

注意sequence在发送trans的时候要使用仲裁机制，因为有很多sequence都可以发trans。

sequencer

负责产生transaction，发送给driver（使用 TLM端口port）

//在agent的connect phase中
drv.seq_item_port.connect(sqr.seq_item_export);

其实agent中只包括driver monitor sequencer，sequence独立于整个验证env，其通过sequencer来产生激励。

那么我们在driver就可以直接

seq_item_port.get_next_item(req);

注意我们在搞完一个trans需要

seq_item_port.item_done();

因为要确认driver的确收到了，sequencer会保存一个item，并在done后删除。

sq的手动调用

注意在定义sequence后，要在env中（其实也可以在sqr中使用）的mainphase中create，并使用

seq.start(agent.sqr)

就可以把sq送给sqr，并发送trans。

sq的自动调用

需要在env中（也可以在tb中）的buildphase中用config db

uvm_config_db#(uvm_object_wrapper)::set(
                    this,"agt.sqr.main_phase","sq",my_sq::type_id::get()
                                        );
//this是env，第二个参数是env里面的，第三个是sq的名字，最后1个是个固定的

无需get。

注意使用自动调用时，要在sq中的body里drop、raise。

virtual task body();
    if(starting_phase != null)
        starting_phase.raise_objection(this);



    if(starting_phase != null)
        starting_phase.drop_objection(this);



endtask