前言
本系列记录了学习Cadence Allegro 16.6的学习教程,用于备忘和分享。下载软件可以百度吴川斌的博客,点击下载->行业软件,搜索Cadence SPB 16.6 个人学习版进行下载,软件安装即破解无需激活。
一、新建原理图库
打开Capture 原理图设计工具,选择OrCad Capture CIS。
左上角点击File->New->Library,新建原理图库。右键.OLB原理图库文件,选择Save as,将原理图库改名并保存在自己的文件夹中。
原理图库创建完毕。
二、绘制单逻辑器件
1.新建器件
以新建存储芯片K9F2G08U0M为例,右键.OLB,选择New Part,填写Name(器件名称):K9F2G08U0M。
PCB Foorprint是封装名称后面可以更改,可以暂时不填,其他保持默认。
2.放置矩形
K9F2G08U0M的管脚分布图如下。
先放置一个矩形边框,点击右侧的放置矩形按钮,大概调整一下,后面可以更改。
显示原理图背景的栅格可以点击Options->Preferences->Grid Display->Grid Style,将Dots修改为Lines。
3.放置引脚
点击右侧按钮place pin 或者上方菜单Place->Pin,放置引脚,填写Name名字和Number标号,属性保持默认,先放好后面可以更改。
同时放置多个引脚,可以点击上方菜单Place->Place Pin Array。
空白处右键End Mode结束放置。
特别注意:引脚名称不能重复,比如VCC,GND,可以通过加后缀,比如VCC1,、GND2等的方式来修改。如果重复,生成网络表时会报错,所以要避免。
4.批量更改引脚号和名称
注意:更改引脚号和名称一定要仔细,避免出错,错了后面很难发现问题,宁愿慢一点也不要出错。
框选多个引脚,只框选引脚,不要框选到其他东西,右键选择Edit Properties,修改Numbei和Name即可。
5.怎么改有上横线的名字
在每个字母后加反斜杠 \,如图所示。
总结
本文简单介绍了如何新建原理图库和新建单逻辑器件。