CYUSB3014学习记录(别看,本科时候瞎写的)
文章平均质量分 80
这个学习记录写的很烂,不要看,我自己的记录而已谢谢。
星星点灯.
我是菜鸡…好好学习
展开
-
FPGA和USB3.0通信知识记录(9)—— 基于 FPGA-FX3 SlaveFIFO 接口的 StreamOUT 实例
本篇继续记录特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》中例程一、功能概述StreamOUT过程和lookback过程有相似之处,StreamOUT是PC——>FX3——>片内ram,lookback实例还需要返回数据给PC,StreamOUT实例只有单向的过程。二、RAM IP核简介时钟IP核(MMCM PLL)、RAM 和 FIFO 实验_哔哩哔哩_bilibilihttps://www.bilibili.com/video/BV15A411.原创 2022-04-05 15:30:35 · 1825 阅读 · 1 评论 -
FPGA和USB3.0通信知识记录(5)——基于特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》(Uart-lookback实验)
上一篇(4)简单介绍了PLL IP核的用法,这一篇继续记录一个例程——FPGA串口通信。原创 2022-03-27 19:40:16 · 1007 阅读 · 0 评论 -
FPGA和USB3.0通信知识记录(8)—— 基于 FPGA-FX3 SlaveFIFO 接口的 loopback 实例
一、功能概述PC 端发送数据到 FX3,FX3 通过指示信号 flaga 告知 FPGA 有数据待读取,FPGA 端便通过 SlaveFIFO 接口读取 PC 端发送过来的数据缓存到 FPGA 内部的 FIFO 中,FPGA 在完成读取操作后,发起一次 SlaveFIFO 的写入操作,将接收到的数 据通过 FX3 最终返回到 PC 端。二、FPGA代码解析2.1工程层次及模块基本功能介绍【模块1:sys_ctrl.v 】与系统时钟和复位信号产生相关【模块2:led_control原创 2022-04-04 21:54:05 · 3637 阅读 · 13 评论 -
FPGA和USB3.0通信知识记录(7)—— USB3.0 控制器 FX3 实例
终于记录到正题了,这个系列的学习笔记全部基于特权同学的图书,侵删。本人新手,希望和大家一起进步,多多关照呀!这个系列将记录USB3.0 控制器 FX3 相关的一些实例。一、基于 FX3 内部 DMA 的 USB 传输 Loopback 实例1.1什么是DMA嵌入式系统中DMA的作用_哔哩哔哩_bilibilihttps://www.bilibili.com/video/BV1yf4y187Fn?from=search&seid=18111565913901156852&spm_i原创 2022-03-31 16:05:50 · 4436 阅读 · 6 评论 -
FPGA和USB3.0通信知识记录(1)——基于特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》
大家好,我是一个新人,请多多关照!我的毕业论文选题和特权同学《Xilinx FPGA伴你玩转USB3.0与LVDS》图书相关,所以在学习这本书的同时,做一下记录。第一章:FPGA、USB和LVDS概述1.1~1.4都在介绍FPGA的发展历史、应用领域和开发流程。1.5 USB接口概述(1)发展史:20世纪90年代末,计算机开始集成USB接口。USB1.1最高速度大12Mb/s;USB2.0最高480Mb/s;USB3.0将文件传输速度提升至5Gb/s。而USB取代的是图1“大家伙”.原创 2022-02-16 15:20:19 · 2215 阅读 · 2 评论 -
GPIF II designer使用说明+CYUSB3014芯片基本信息介绍——英文文档学习记录
一、功能概述原创 2022-04-10 16:10:54 · 5142 阅读 · 1 评论 -
FPGA和USB3.0通信知识记录(4)——基于特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》
xilinx FPGA PLL IP核使用原创 2022-03-25 20:04:29 · 1322 阅读 · 0 评论 -
FPGA和USB3.0通信知识记录(2)——基于特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》
这篇文章演示FX3的SDK和驱动安装、Vivado安装、串口芯片驱动安装原创 2022-02-17 15:44:55 · 1068 阅读 · 0 评论 -
FPGA和USB3.0通信知识记录(6)——基于特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》(基于UART的DDR3数据读写实验)
上一节实现了FPGA串口通信,这一节继续跟着特权同学的例程,记录一下基于FPGA的DDR3存储器控制实验。本文全部基于书本《Xilinx FPGA伴你玩转USB3.0与LVDS》,我是新人请多多关照,一起进步!一、DDR3 IP核配置与仿真1.1DDR3控制器 IP核基本结构如上图所示,DDR3 控制器包括用户接口(User Interface)模块、存储器控制器(Memory Controller)模块、 初始化和校准(Initialization/Calibration)...原创 2022-03-30 18:14:15 · 1644 阅读 · 0 评论 -
FPGA和USB3.0通信知识记录(3)——基于特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》
主要介绍Vivado创建工程、新建.v文件,约束,仿真文件、FPGA配置模式相关基本概念原创 2022-02-19 15:51:50 · 986 阅读 · 0 评论