低功耗设计

初雪白了头

已于 2023-08-10 15:32:33 修改

阅读量615

点赞数

分类专栏：农夫笔记文章标签： fpga开发

于 2023-07-02 15:59:54 首次发布

本文链接：https://blog.csdn.net/qq_45776815/article/details/131501811

版权

27 篇文章 4 订阅

订阅专栏

功耗影响

功耗越低，同等电量下电子产品工作时间越长，便携性设备的电池容量和体积设计的困难度也会降低。例如，手机越做越薄，性能还不受影响，就是因为低功耗设计发挥了至关重要的作用。

功耗越大，耗能越多，产生的热量越多，各器件的工作性能就会受到影响。例如，手机使用时间较长时，会感觉手机发热，而且各应用软件也会出现卡顿的现象。

不考虑低功耗设计时，一个功能的实现方法可能较为繁琐，实现的器件增多，产品面积增大；同时，功耗过大时，就要考虑散热装置，这又增加了组装成本。总之，低功耗设计有很多的优点，也是以后数字设计的发展趋势。

功耗类型一般可分为动态功耗、静态功耗和浪涌功耗。

浪涌电流：

指器件上电时产生的最大瞬时输入电流，称为启动电流；浪涌电流与设备相关；

浪涌功耗不是我们需要关注的地方，因此这里只是说明有这个功耗存在。

静态功耗：也称待机功耗，静态功耗主要由晶体管的漏电流所导致的功耗；

动态功耗：包括开关功耗或者称为翻转功耗、短路功耗或者称为内部功耗。

动态功耗影响因素：门寄生电容、时钟翻转率、时钟频率、供电电压；

降低功耗：应当在所有设计层次上进行，即系统级、逻辑级和物理级，层次越高对功耗降低越有效；

在系统和体系结构级可以达到最大的降低效果；

下表显示了在数字设计的各个层次上可减少功耗的百分比。RTL 级之后，功耗的减少量已经非常有限。

电平转换器（level shifter）：把高（低）电压区域的信号转换到低（高）电压区域。信号通常包括数据、时钟、扫描链数据等。电平转换器的示意图如下所：

电源隔离单元（power isolation cell）:主要用于模块的输入、输出。它可以关掉电源时，将信号保持为常数，从而避免单元的输入悬空。电源隔离单元如下图所示：

保持寄存器（retention register）：在不工作的情况下，将寄存器的状态保留下来。

动态电压、频率调节（DVFS技术：自适应时钟速率和供电电压
电源门控Power Gating：（静态功耗）指芯片中某个区域的供电电源被关掉，即该区域内的逻辑电路的供电电源断开（在模块不使用时将其关闭），为了最小化漏电流，门控电源晶体常使用高阀值电压单元；
基于缓存的系统体系结构: 使用小范围的缓存
对数FFT体系结构: 基于对数系统实现FFT
高级门控时钟Clock Gating: 使用时序门控时钟
异步（无时钟）设计: 移除时钟
高阀值电压HVT：提高阈值电压，可以减小漏电流；
存储器电源门控：在不使用存储器时将其关闭（静态功耗）

在这里插入图片描述

上述电路图中，将控制信号(EN)直接与时钟信号(CLK)进行与操作，以完成门控。门控后的时钟信号GCLK送到寄存器中，当EN为0时，该时钟被关掉。

不使用门控时钟：

always@（posedege clock or negedge reset_b）
  if(!reset_b)
    test_ff<=32’b0;
  else
    test_ff<=test_nxt;

assign test_nxt=load_cond?Test_data:test_ff;

使用门控时钟：

always@（posedege clock or negedge reset_b）
  if(!reset_b)
    test_ff<=32’b0;
  else if(load_cond)
    test_ff<=test_data;

独热码多路器：独热编码方式比二进制编码方式，输出更快更稳定，可以在初期将未选中总线掩藏掉，实现低功耗效果；
除掉多余的转换
资源共享：资源共享降低功耗，有同样的操作在多处使用，可以避免相同的运算逻辑在多个位置重复出现。
使用行波计数器来降低功耗（可减小漏电流并降低功耗，但使用必须非常小心）
总线翻转编码技术：在当前数据和下一个数据之间的汉明距离大于N/2（N是总线宽度），就将下一个数据反向后输出，以减少总线上的转换次数；对于减少大容量总线上的转换次数很有效；
高活跃度网络：将活跃度较高的网络和活跃度较低的网络区分开，然后置于逻辑云中尽可能深的位置；
启用和禁用逻辑云
操作数隔离：类似电源隔离单元