![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习笔记
文章平均质量分 63
自己学习FPGA的记录
xiao昕
无聊,做点有意思的事
展开
-
7-20FPGA调试日志
出现这种问题的原因是ILA更新了,但是约束没有自动更新,导致找不着dbg_hub的时钟,而这种时钟名是软件生成的,每次都不一样,可以在XDC文件中注释或删除掉dbg_hub的相约束。然后implement下打开IO,再然后取消一个IO的锁定并重新勾上之后按CTRL+S保存,这时会生成新的约束,如下图,然后重新编译工程~对于输入FPGA的时钟信号,要从FPGA的时钟资源分配的引脚传入FPGA。原创 2024-07-20 15:35:34 · 554 阅读 · 0 评论 -
FPGA_HDLBits:2.2Vectors&2.3ModulesHierarchy
HDL Bits网站的2.2-2.3章节错题记录原创 2024-07-06 17:38:40 · 375 阅读 · 0 评论