rs232_vga显示学习总结

        实验目标是由串口调试助手向FPGA传入图像数据，FPGA经vga接口在显示器中现实。

一、整体框图

        系统整体框图如图。由锁相环ip核产生vga显示所需要的25M时钟和串口所需要的50M时钟。串口接受的图像数据缓存到vga_pic的RAM中。RAM包含读写时钟，读写地址，读写数据端口。vga_pic、vga_ctrl根rom_vga类似。

二、新收获

        1.学习得到了RAM在缓存中的运用。

        2.其他模块的时钟也要由锁相环产生。视频中未细讲其中原因。由仿真波形看出,锁相环产生时钟有一定延时，推断为保证时钟同步，所以其他模块时钟也由锁相环产生。

三、过程中的问题

        实验与ROM_VGA类似，难度不大。调试过程中发现rx传出没有数据，检查rx传入波形，发现正确。以为和上次一样，tb中复位在rx下降沿后，结果又不是。继续检查，发现波特计数超过51还在计数（为加快仿真时间，每一位52个时钟）。检查代码，发现虽然uart_rx中波特的参数改了，但是顶层模块调用uart_rx时，参数传递的参数没有修改。