LoongArch 指令集学习

疯狂的码泰君

已于 2024-01-14 09:35:18 修改

阅读量700

点赞数 3

分类专栏： CPU设计实战计算机体系结构文章标签：学习 LoogArch LoongArch 龙芯杯

于 2023-10-19 10:22:04 首次发布

本文链接：https://blog.csdn.net/qq_46264636/article/details/133920921

版权

CPU设计实战同时被 2 个专栏收录

11 篇文章 1 订阅

订阅专栏

计算机体系结构

9 篇文章 1 订阅

订阅专栏

1 SoC_Lite片上系统结构

在这里插入图片描述
mycpu和dram、confreg之间有一个“一分二”部件。这是因为在LoongArch指令系统架构下，所有I/O设备的寄存器都是采用memory mapped方式访问的。我们这里实现的confreg也不例外。Memory mapped的访问方式意味I/O设备中的寄存器各自都有一个唯一内存编址，所以CPU可以通过load、store指令对其进行访问。不过dram作为内存也是通过load、store指令进行访问的。那么对于一条load或store指令来说，如何知晓它访问的是confreg还是dram？我们在设计SoC的时候用地址对其进行区分。因此在设计SoC的数据通路时就需要在这里引入一个“一分二”部件，它的选择控制信号生成是通过对访存的地址范围进行判断而得到的。

龙芯架构32位精简版典型指令编码格式

在这里插入图片描述

实验6-exp6共有20条指令

wire        inst_add_w;
wire        inst_sub_w;
wire        inst_slt;
wire        inst_sltu;
wire        inst_nor;
wire        inst_and;
wire        inst_or;
wire        inst_xor;
wire        inst_slli_w;
wire        inst_srli_w;
wire        inst_srai_w;
wire        inst_addi_w;
wire        inst_ld_w;
wire        inst_st_w;
wire        inst_jirl;
wire        inst_b;
wire        inst_bl;
wire        inst_beq;
wire        inst_bne;
wire        inst_lu12i_w;