一.前言
精密时钟发生器通常由输入信号产生一对时钟信号,这一对时钟通常用作位时钟和同步时钟。PCG属于数字音频接口(DAI)的一部分,每个DAI拥有4个PCG单元: PCGA,PCGB,PCGE,PCGF属于DAI0, PCGC,PCGD,PCGG,PCGH属于DAI1 。四个单元中的每个产生一个位时钟CLKA_O,CLKB_O,CLKE_O,CLKF_O,以及帧同步时钟FSA_O,FSB_O,FSE_O,FSF_O.。除此之外,四个单元同时产生位时钟与同步时钟的翻转版本:INV_CLKA_O, INV_CLKB_O,INV_CLKE_O, and INV_CLKF_O,以及INV_FSA_O, INV_FSB_O,INV_FSE_O, and INV_FSF_O
二.功能描述
1. PCG模块框图如下:
SCLK0为PCG的基础时钟,可以通过关闭该模块的SCLK0来节省能量输出
2.位时钟serial clock
PCG1,PCGB,PCGC,PCGD四个单元中的每个都产生一个时钟输出,并且四个时钟输出独立使能和控制。时钟源有三种,DAI引脚输入,CLKIN,SCLK0。当以CLKIN作为PCG输入时钟时,PCG_SYNC1.CLKA_CLKINSEL,PCG_SYNC1.CLKB_CLKINSEL决定SYS_CLKIN,SYS_CLKIN1作为PCG时钟输入。在bypass模式下,输出时钟理论上能够达到SCLK0的频率。
输出时钟占空比总是50