![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 84
醉意丶千层梦
这个作者很懒,什么都没留下…
展开
-
基于FPGA的AHT10传感器温湿度读取
一、系统框架二、i2c接口三、i2c控制模块状态机设计状态转移图STARTINITCHECK_INITIDLETRIGGERWAITREAD代码四、数据处理模块串口代码五、仿真testbench设计仿真波形六、效果七、源码原创 2022-08-03 19:55:10 · 3204 阅读 · 8 评论 -
基于FPGA的售货机
数码管6位,从左往右,依次是两位的投币输入金额,两位的商品价格。以及两位的找零金额。初始显示1位,两位,1位。位选总共六种显示状态,段选10种状态。原创 2022-07-30 09:13:24 · 1745 阅读 · 4 评论 -
基于FPGA的图像实时采集
首先整个系统由摄像头模块、SDRAM数据缓存模块、vga显示模块、PLL时钟模块以及图像处理模块组成,这里先不用图像处理模块。摄像头模块里面负责处理摄像头采集的数据,根据ov5640摄像头手册说明,我们需要先通过I2C协议去配置摄像头相关寄存器的参数。在摄像头上电后需要等待20ms。然后再通过I2C发送设备ID、写地址和数据,其中地址先发送高8位再发送低8位。这里包含摄像头时钟、图像大小、帧率以及其他和图像相关的参数。这里最重要的配置参数就是摄像头的图像分辨率和图像的色彩格式,这里通过配置的分辨率为128原创 2022-07-29 11:02:34 · 8079 阅读 · 7 评论 -
基于FPGA的超声波测距
distance超声波测距模块负责数据的采集,vga、uart、beep、数码管根据采集到的数据分别进行vga的屏幕打点、串口输出到上位机、蜂鸣器根据数据大小进行鸣叫以及数码管显示采集到的数据。RTL视图代码三、串口模块2.串口发送控制模块串口控制模块把接受到的24位BCD码转换成ASSIC码,并且清除高位零位和添加单位和小数点。把处理好的数据加入FIFO中,再通过串口发送模块进行发送。四、蜂鸣器模块蜂鸣器模块把接受到的数据去掉低两位,也就是精度变成厘米级别。当处理完后的数据在MAX_DI原创 2022-07-04 09:23:42 · 3147 阅读 · 4 评论 -
基于FPGA的VGA显示彩条、字符、图片
什么是VGA?VGA不是用来显示的那块屏幕,而是用来传输信号的接口。VGA全称是Video Graphics Array,即视频图形阵列,是模拟信号的一种视频传输标准。根据当前行地址判断需要显示的颜色即可。在子模提取工具里面输入需要显示的字符并设置字符大小为64*64然后点击文件-另存为,把图片保存为BMP图片再点击文件-打开,把保存的BMP图片打开得到整体的字符再点击选项按如下参数设置最后点击生成字符并保存字符为文本文件最后得到字符如下把得到的字符在verilog里面使用即可由于一原创 2022-06-05 21:51:50 · 4979 阅读 · 0 评论 -
Verilog状态机练习
文章目录要求一、第一题1. 新建一个项目2. 新建一个training_1的Verilog HDL文件3. 新建training.v的Verilog HDL文件4. 新建training_tb.v的Verilog HDL文件5. 新建Tcl_script1.tcl的 Tcl Script 脚本6. 配置7.仿真图二、 第二题1. 新建一个training_2的Verilog HDL文件2. 新建一个key_debounce的Verilog HDL文件3.修改training.v4. 修改training_t原创 2022-05-02 17:14:31 · 1234 阅读 · 0 评论 -
基于Nios II的流水灯
文章目录一、硬核1.创建项目2.Qsys3.二、软核代码三、效果四、总结一、硬核1.创建项目选择cycloneIVE系列的EP4CE11529C72.Qsys点击 Tools 下拉菜单下的 Qsys 工具启动 Qsys 后,点击 File —> save,如图 1.7 所示,在文件名中填写为 kernel,后点击 OK双击clk_0设置时钟频率为50000000Hz在 “component library” 标签栏中找到 “Nios II Processor” 后点击 Add在原创 2022-04-12 16:28:02 · 455 阅读 · 0 评论 -
Quartus-II之D触发器
文章目录一、原理图(一)创建项目(二)绘制D触发器原理图(三)查看仿真波形1. 配置仿真工具2.加载仿真库文件3.添加仿真文件4.仿真二、调用库(一)绘制原理图(二)查看仿真波形三、Verilog语言(一)新建Verilog文件(二) 查看仿真波形一、原理图(一)创建项目设置项目路径以及项目名称、顶层名选择器件型号最终信息(二)绘制D触发器原理图点击file -> new -> Block Diagram 新建框图D触发器由一个非门、两个输出、两个输入、四个与非门共同构成原创 2022-03-11 21:26:39 · 2083 阅读 · 0 评论 -
Quartus-II之全加器
文章目录一、新建项目二、半加器和全加器三、仿真四、绑定引脚一、新建项目设置项目名选择芯片型号二、半加器和全加器点击file -> new -> Block Diagram 新建框图半加器原理图绘制完成后进行编译,再把编译好的文件设置为Symbol File完成后可以直接调用半加器再新建一个框图来绘制全加器,全加器如图三、仿真点击file -> new -> University Program VMF新建波形文件点击Edit -> ins原创 2022-03-11 21:25:03 · 2877 阅读 · 0 评论